3. 高速信号完整性基础与3.2T通道预算

3.2T光模块的PCB设计,本质上是在极小的物理空间内,把每一条高速通道的“损耗账”算清楚。信号完整性不是某个单一指标的好坏,而是插入损耗、回波损耗、串扰、阻抗匹配这几项相互制约的参数,在给定码率、给定封装、给定板材条件下共同决定的一个结果。本节从这些核心概念出发,建立一套可落地的通道链路预算方法,并结合眼图模板与误码率要求,说明如何用实测数据完成预算分配。

四个核心参数各自管什么

插入损耗(Insertion Loss, IL)描述信号沿通道传输时能量的衰减,单位是dB,数值为负,工程上常以正值表示“损耗了多少”。它由导体损耗和介质损耗共同构成:导体损耗随频率按√f上升,介质损耗近似随f线性上升,因此高速通道的损耗曲线在高频段会明显变陡。对3.2T模块而言,单通道速率通常在200Gbps PAM4量级,奈奎斯特频率约50GHz,这一频段的损耗几乎完全由板材的介质损耗因数和铜箔粗糙度主导。

回波损耗(Return Loss, RL)反映通道阻抗不连续处反射回来的能量比例,数值越大(越负)越好。过孔残桩、连接器引脚、BGA焊盘、阻抗突变段都是反射源。回波损耗差不会直接让信号“变小”,但反射波与主信号叠加会造成码间干扰和眼图闭合,在PAM4的三只眼图中表现为眼高压缩和眼宽收窄。

串扰(Crosstalk)分为近端串扰(NEXT)和远端串扰(FEXT)。在密集的3.2T PCB上,差分对间距、参考平面完整性、过孔反焊盘尺寸决定了串扰量级。串扰是“邻居送来的噪声”,它不随通道自身损耗衰减,因此在长通道中相对影响反而更突出。

阻抗匹配是上述三项的共同基础。差分阻抗偏离目标值(常见100Ω±10%)会同时恶化回波损耗和串扰。阻抗控制的关键不在“平均值达标”,而在沿通道全长的一致性——一段5mm的85Ω突变,足以在50GHz处产生明显的反射峰。

3.2T单通道链路预算分解示意(示例假设值) 芯片输出 DSP SerDes 封装/BGA 过孔+焊盘 PCB走线 差分对+参考平面 连接器 金手指/笼子 光引擎 Driver/TIA 接收端 判决/均衡 各段损耗预算(dB @ 50GHz,示例假设) 封装 1.5 PCB走线 8.0 连接器 2.5 光引擎 1.0 余量 3.0 总插入损耗预算 = 1.5 + 8.0 + 2.5 + 1.0 + 3.0 = 16.0 dB(示例目标 ≤ 16 dB) PAM4眼图模板与判决门限(示意) 上眼 中眼 下眼 眼高/眼宽需包住模板 预算判据 • 插入损耗 ≤ 16 dB(示例) • 回波损耗 ≥ 10 dB(全频段) • 串扰 ≤ -35 dB(相邻对) • 眼图张开度满足模板 + BER ≤ 1E-6

3.2T通道链路预算的计算方法

链路预算的核心思路是“总损耗上限减去各段实际损耗,剩余即为设计余量”。以单通道200Gbps PAM4为例,SerDes发送端在奈奎斯特频率处的输出摆幅、接收端的最小可检测信号、以及均衡能力共同决定了允许的最大通道损耗。假设某DSP在50GHz处允许的最大通道插入损耗为16dB(此为示例假设值,实际须查阅器件手册),则预算表可按如下方式展开:

通道总预算(示例假设):
  允许最大插入损耗 IL_max = 16.0 dB @ 50GHz
  封装+BGA过孔段        = 1.5 dB
  PCB差分走线(约80mm)  = 8.0 dB
  连接器/金手指段        = 2.5 dB
  光引擎焊盘与短线       = 1.0 dB
  ----------------------------------
  已分配合计             = 13.0 dB
  剩余设计余量           = 3.0 dB

这3.0dB余量不是“可以随便花”的,它要覆盖板材批次差异、蚀刻线宽偏差、过孔加工公差以及温度漂移带来的损耗变化。工程上通常要求余量不低于2dB,否则量产良率会明显下降。若计算后发现余量为负,优先压缩PCB走线长度或换用更低损耗因数的板材,而不是去动连接器——连接器段的损耗往往由机械接口决定,可优化空间很小。

回波损耗与串扰不直接进入这条加法链,但它们通过“等效损耗”影响眼图。一个实用的处理方式是把回波损耗和串扰折算成眼高损失:在50GHz处,回波损耗从15dB恶化到10dB,可能带来约0.5~1dB的等效眼高压缩;相邻差分对串扰从-40dB上升到-30dB,等效损失约0.3~0.8dB。这些折算值需结合具体仿真或实测标定,不能直接套用。

误码率与眼图模板要求

3.2T模块的误码率目标通常为1E-6(经FEC纠错前)或更低,具体取决于所采用的FEC方案。眼图模板是误码率的可视化代理指标:模板规定了在给定判决时刻,信号轨迹不得侵入的禁止区域。对PAM4而言,三只眼各有自己的模板,且中眼的张开度通常最小,是最先失效的一只。判断眼图是否合格,不能只看“眼睛有没有睁开”,而要看在模板容限内是否留有足够裕量——工程上建议眼高裕量不低于模板要求的20%,以吸收批次波动。

实测时,眼图的测量带宽、均衡器设置、时钟恢复方式都会影响结果。例如开启接收端CTLE后眼图会明显改善,但这是均衡“补回来”的,不代表通道本身损耗达标。因此预算分配必须以“原始通道损耗”为准,均衡能力只作为系统级余量,不能提前计入通道预算。

基于实测数据的预算分配实战

假设已完成一版3.2T模块PCB的加工,需要用实测数据反推预算分配是否合理。操作路径如下:先用矢量网络分析仪测量从BGA球到光引擎焊盘的差分插入损耗曲线,提取50GHz处的IL值;再用TDR测量沿通道的阻抗曲线,定位阻抗突变点;最后用串扰测试板或仿真提取相邻对串扰。将实测IL与预算表中的分配值逐段对比,偏差超过0.5dB的段落即为需要重点复查的对象。

一个常见的实测现象是:PCB走线段实测损耗比预算高1.2dB,而连接器段比预算低0.3dB。此时不应简单认为“总量没超就行”,因为走线段的额外损耗往往来自铜箔粗糙度或介质厚度偏差,这类偏差在批量中会持续存在甚至放大。正确的做法是把走线段的预算重新标定为实测值,压缩余量,并评估是否需要缩短走线或更换板材。预算分配的价值不在于算出一个总数,而在于把每一段的责任边界划清楚,让后续的改版有明确的着力点。

做预算时先固定参照系:插入损耗以50GHz(200Gbps PAM4的奈奎斯特频率)为基准点,回波损耗看全频段最差值,串扰看相邻差分对在最密区域的耦合。三个指标不要混用不同频点的数据,否则预算表会失去可比性。