4. 2T相干光引擎总体架构设计

3.2T相干光引擎的总体架构设计，核心任务不是把功能简单罗列，而是把数字信号处理、光发射、光接收、控制与供电四类模块划分清楚，并定义它们之间的接口、数据流和控制流，使架构具备可评审性。所谓可评审，意味着每个模块的边界、输入输出、时钟域、数据位宽、控制寄存器、供电域和故障上报路径都能被逐项确认，而不是停留在“DSP负责算法、光模块负责发光”的粗粒度描述。

从信号链角度看，3.2T相干光引擎的发射方向是：客户侧高速电信号进入DSP，完成星座映射、脉冲成形、预均衡与非线性补偿后，输出四路或八路高速DAC数据，驱动I/Q调制器；接收方向是：本振与信号光在90°混频器中混频，平衡探测器输出I/Q电信号，经TIA与ADC采样后回到DSP，完成时钟恢复、色散补偿、偏振解复用与判决。控制与供电则贯穿始终，负责偏置点锁定、温度控制、增益调节、上电时序和故障保护。

下面这张架构框图给出模块划分与主要接口关系，可作为评审时的顶层参照。

架构评审时，首先确认模块边界是否清晰。DSP模块内部可进一步划分为发射处理链、接收处理链、时钟与接口、寄存器与状态四个子域。发射处理链的输入是客户侧电信号，输出是DAC数据；接收处理链的输入是ADC采样数据，输出是判决后的比特流。两者共享时钟管理，但数据流方向相反，评审时要特别确认时钟域交叉处的缓冲深度和延迟指标。

光发射模块的接口定义需要落到具体参数。以典型3.2T相干引擎为例，DSP向光发射模块输出的DAC数据通常为4路或8路，单路速率在100～200 GS/s量级，位宽8～12 bit。调制器偏置控制接口需要提供I路偏置、Q路偏置、相位偏置三路电压，典型调节范围0～12 V，分辨率优于10 mV。光功率监测回读通过ADC采样光电二极管电流，量程覆盖-20～+10 dBm，精度±0.5 dB。这些参数在评审时应当逐项确认，而不是笼统写“偏置可调”。

光接收模块的接口同样需要量化。90°混频器输出四路光电流，经TIA转换为电压后送入ADC。TIA增益通常分档可调，例如低增益档跨阻1 kΩ、高增益档10 kΩ，对应不同输入光功率范围。ADC采样率与DSP接收处理链的时钟必须同源，否则需要做时钟恢复。信号丢失告警的阈值应可配置，典型值设为接收光功率低于-18 dBm时触发，回差2 dB防止抖动。

控制与供电模块是架构评审中最容易被低估的部分。它需要管理上电时序：通常先建立数字电源，再建立模拟电源，最后使能激光器驱动和调制器偏置，避免浪涌电流损坏光器件。偏置闭环控制需要以一定周期扫描或扰动偏置点，检测光功率或误码率变化，逐步逼近最优工作点。温度控制则通过TEC驱动器和热敏电阻构成闭环，将激光器温度稳定在±0.1℃以内。供电域至少包括3.3 V数字、1.8 V模拟、12 V调制器驱动和负压偏置，每路都需要过流和过压保护。

数据流与控制流的关系可以用一句话概括：数据流是高速、单向、连续的通路，控制流是低速、双向、事件驱动的通路。评审时要确认两者是否在物理上隔离，避免控制信号串扰高速数据。例如I²C走线应远离DAC差分对，偏置控制电压应经过滤波后再加载到调制器电极。控制流中的告警上报路径也需要明确：光接收模块检测到信号丢失后，通过中断线通知控制单元，控制单元再决定是否关闭发射或切换保护模式。

为了便于评审记录，下面给出一份模块接口确认表的示例结构，评审时可逐项填写“确认/待定/不适用”。

架构框图评审通过后，下一步才是各模块的详细设计与仿真验证。总体架构的价值在于：它让DSP工程师知道自己的DAC输出要满足什么眼图模板，让光模块工程师知道偏置控制需要什么精度，让控制工程师知道告警响应时间不能超过多少毫秒。只有这些接口参数被逐项确认，3.2T相干光引擎才具备从架构走向工程实现的基础。