4. 光模块PCB材料与叠层设计
在 400G/800G 光模块中，SerDes 通道速率普遍达到 25～112 Gb/s（PAM4 下 53～112 Gbaud），信号在 PCB 上的走线长度虽然通常只有几厘米，但插入损耗、回波损耗和串扰已经足以决定链路能否闭合。PCB 材料与叠层设计因此不再是"画板子"的附属环节，而是与芯片、连接器、DSP 均衡能力并列的链路预算组成部分。本节从板材参数出发，逐步落到叠层规划、参考平面与过孔设计。
一、高频板材的两个核心参数：Dk 与 Df
高速板材的电气特性主要由两个参数刻画：介电常数 Dk（εr）和损耗角正切 Df（tanδ）。Dk 决定信号在介质中的传播速度与波长，进而决定走线的单位长度时延和阻抗；Df 决定介质损耗的大小，直接决定插入损耗随频率上升的斜率。
传播时延与 Dk 的关系为 tpd ≈ 3.33·√Dk（ps/mm，对应 FR-4 类材料量级）。例如 Dk=4.3 时 tpd≈6.9 ps/mm，Dk=3.3 时约 6.05 ps/mm。这意味着同样 50 mm 的走线，低 Dk 材料可节省约 40 ps 的时延，对通道内多对差分线的偏斜控制有直接意义。
介质损耗近似与频率成正比：αd ∝ f·Df·√Dk。因此 Df 从 0.020 降到 0.002，介质损耗理论上降低约 10 倍。在 26.5 GHz（56 Gbaud 的奈奎斯特频率）下，普通 FR-4 的插入损耗可能达到 1.5～2 dB/inch，而低损耗材料可控制在 0.3～0.5 dB/inch。这就是为什么 800G 模块的 PCB 必须使用 Megtron 6/7、TU-933、FR4 改性低损耗等材料，而不能沿用普通 FR-4。
二、叠层规划：从阻抗、损耗到工艺的平衡
叠层规划要同时满足四个约束：单端/差分阻抗目标（通常 50 Ω / 85～100 Ω）、总厚度与机械强度、参考平面完整性、以及加工能力（最小线宽/间距、介质厚度公差）。
以一块 8 层板为例，一种典型的高速叠层安排是：L1 信号（顶层，走短距离高速线）、L2 完整地平面、L3 信号、L4 电源/地、L5 电源/地、L6 信号、L7 完整地平面、L8 信号。高速差分对优先布置在 L1/L3 或 L6/L8，使其紧邻完整参考平面，形成稳定的微带或带状线结构。
介质厚度直接决定阻抗。以差分线为例，若目标差分阻抗 90 Ω、线宽 5 mil、间距 8 mil，在 Dk=3.6 的介质上，微带结构所需介质厚度约 4～5 mil；若改为带状线（上下均有参考平面），同样线宽间距下介质总厚度需相应调整。实际设计中应使用场求解器或板材厂商提供的阻抗计算工具迭代，而不是套用经验公式。
叠层对称性同样关键。不对称叠层在压合后容易翘曲，导致介质厚度不均、阻抗漂移，甚至影响 BGA 焊接良率。一般要求以中心层为轴，上下半区的介质厚度、铜厚和层数尽量对称。
三、参考平面与过孔设计
参考平面是高速走线的"回流路径"。信号在走线上传播时，返回电流会集中在参考平面上紧贴走线的区域。如果参考平面被分割、开槽或跨分割，返回电流被迫绕行，形成大的回流环路，带来三个后果：阻抗突变引起反射、环路面积增大导致 EMI 恶化、以及相邻信号间串扰增强。
因此，高速差分对下方必须保持完整参考平面，禁止在差分对正下方布置电源分割线或开槽。若必须换层，应在换层过孔附近放置回流过孔（stitching via），为返回电流提供低阻抗通路。回流过孔应尽量靠近信号过孔，一般建议距离不超过 1～2 mm，且与参考平面同网络。
过孔本身是阻抗不连续点。一个未优化的通孔在 26.5 GHz 下可能引入 0.3～0.5 dB 的插入损耗和明显的回波。改善手段包括：使用背钻（back-drill）去除多余的过孔残桩（stub），残桩长度控制在 8～10 mil 以内；在过孔反焊盘（anti-pad）处优化尺寸，减小寄生电容；对高速差分过孔采用椭圆反焊盘或过孔阻抗优化设计。
四、从参数到链路预算：一个简化的判断示例
假设某 800G 模块的 SerDes 通道，芯片到光引擎的 PCB 走线长度 40 mm（约 1.57 inch），目标在 26.5 GHz 处插入损耗不超过 8 dB，DSP 均衡能力可补偿约 10 dB。若选用 Df=0.004 的低损耗材料，介质损耗约 0.35 dB/inch，40 mm 走线贡献约 0.55 dB；加上过孔、连接器和封装损耗合计约 3～4 dB，总损耗约 4.5 dB，链路预算充裕。若误用 Df=0.015 的普通材料，介质损耗升至约 1.3 dB/inch，仅走线就贡献约 2 dB，加上其他损耗可能逼近 6～7 dB，留给均衡的余量明显收窄。
这个估算说明：材料选择不是"越贵越好"，而是要与通道长度、速率和均衡能力匹配。短通道、低速率场景下，中等损耗材料可能已经足够；长通道、高速率场景下，超低损耗材料是必要投入。
五、工程落地中的常见问题
实际项目中，叠层设计最容易出问题的地方往往不是参数本身，而是参数与工艺的脱节。例如，设计时按标称 Dk 计算阻抗，但压合后介质厚度因流胶而偏薄，导致阻抗偏低 3～5 Ω；或者过孔反焊盘尺寸未考虑铜箔蚀刻补偿，实际寄生电容偏大。建议在首板阶段安排阻抗测试 coupon，实测单端/差分阻抗并反推实际 Dk 与介质厚度，再据此微调线宽或叠层。
另一个高频问题是参考平面上的过孔密集区。BGA 出线区域往往有大量过孔穿过参考平面，若不在平面层做合理的反焊盘和铜皮填充，会形成局部阻抗不连续和串扰热点。处理原则是：保持平面层铜皮连续，过孔反焊盘尽量小，必要时在过孔密集区增加接地过孔形成屏蔽。
总结来看，光模块 PCB 材料与叠层设计的核心逻辑是：用 Dk 控制时延与阻抗，用 Df 控制损耗，用叠层对称性和参考平面完整性控制阻抗一致性与回流路径，用背钻和回流过孔控制过孔不连续性。四者共同决定 SerDes 通道能否在给定均衡预算内闭合。