1. 高速光模块与SerDes接口概述
在数据中心与电信网络里，光模块承担的是“电—光—电”转换的边界角色：交换机或路由器芯片输出的是高速电信号，光纤里传输的是光信号，光模块把二者对接起来。随着单通道速率从 10 Gb/s、25 Gb/s 提升到 56 Gb/s、112 Gb/s，电接口这一侧已经很难再用并行低速总线完成传输，SerDes（Serializer/Deserializer，串行器/解串器）成为芯片与光模块之间最核心的物理层接口。理解光模块与 SerDes 的关系，是后续学习信号完整性、均衡、眼图和误码率的基础。
光模块在网络中的位置与形态
从网络层级看，光模块位于主机芯片（交换 ASIC、FPGA、DSP 或网卡控制器）与光纤之间。主机芯片的 SerDes 通过 PCB 走线、连接器、金手指到达模块内部，模块内的驱动芯片（Driver）驱动激光器（如 EML、DML 或硅光调制器）把电信号变成光信号；接收方向则由光电探测器（PD）把光信号还原为电流，再经 TIA 放大、限幅放大器或 DSP 处理后送回主机 SerDes。因此，一条完整链路可以拆成“主机 SerDes → 封装与 PCB → 连接器 → 模块电接口 → 模块内部光电器件 → 光纤 → 对端模块 → 对端主机 SerDes”。
常见封装包括 SFP28（25 Gb/s 级）、QSFP28（4×25 Gb/s 或 100 Gb/s）、QSFP56（4×56 Gb/s 或 200 Gb/s）、QSFP-DD 与 OSFP（8×50/100 Gb/s，400 Gb/s 及以上）。封装决定了通道数、单通道速率、散热能力和电接口规范。以 400G 模块为例，常见形态是 8×50 Gb/s PAM4 或 4×100 Gb/s PAM4，前者对 SerDes 的通道数要求更高，后者对单通道带宽和均衡能力要求更高。选择哪种形态，本质上是在通道数、单通道速率、功耗和信号完整性难度之间做权衡。
SerDes 接口的基本功能
SerDes 的核心任务是把芯片内部的并行数据转换成高速串行数据发送出去，并在接收端把串行数据恢复成并行数据。发送方向通常包含：并行数据输入、编码（如 64b/66b 或 256b/257b）、加扰、FEC 编码、PAM4 映射、预加重/去加重、驱动输出。接收方向则包含：连续时间线性均衡（CTLE）、判决反馈均衡（DFE）、时钟数据恢复（CDR）、采样判决、FEC 解码、解扰和并行输出。对于 112 Gb/s PAM4 通道，接收端往往还需要前馈均衡（FFE）或 DSP 辅助均衡。
SerDes 与光模块之间的电接口通常遵循 OIF-CEI、IEEE 802.3 等规范，规定了通道损耗、回波损耗、抖动容限和眼图模板。以 53.125 GBd PAM4 为例，一个 UI 约为 18.8 ps，眼高和眼宽都只有几十毫伏和几皮秒量级。此时任何阻抗不连续、过孔残桩、连接器寄生电容或电源噪声，都可能直接压缩眼图余量。因此 SerDes 不只是“串并转换器”，它同时是一个带有均衡、时钟恢复和自适应能力的模拟前端。
信号完整性工程的目标与挑战
信号完整性工程的目标可以概括为一句话：在给定的速率、通道和环境下，让接收端仍然能以足够低的误码率正确判决每一个符号。衡量指标包括眼高、眼宽、抖动（TJ、RJ、DJ）、信噪比（SNR）、误码率（BER）和 FEC 纠错前后的余量。对于 400G 以太网，典型目标是在 FEC 前 BER 优于 2.4×10⁻⁴，经 RS(544,514) FEC 后达到 10⁻¹⁵ 量级。这个目标不是靠单一器件实现的，而是由 SerDes 均衡能力、PCB 通道质量、连接器性能、模块内部光电响应和光纤链路共同决定。
主要挑战来自四个方面。第一是损耗：112 Gb/s PAM4 的奈奎斯特频率约 28 GHz，FR4 板材在此频率下每英寸损耗可达 1 dB 以上，长走线会严重压缩眼高。第二是反射与阻抗不连续：过孔残桩、连接器引脚、金手指和封装焊球都会引入寄生电容或电感，造成回波损耗恶化。第三是串扰：高密度 QSFP-DD 接口中相邻通道间距很小，近端串扰和远端串扰会直接叠加到受害通道上。第四是抖动与噪声：参考时钟抖动、电源纹波、激光器相对强度噪声（RIN）和 TIA 噪声都会降低有效信噪比。
工程上通常按“预算”方式分配余量。例如一条 112 Gb/s PAM4 通道，发送端输出眼高约 800 mVppd，经过 PCB 和连接器后到达模块电接口时可能只剩 300 mVppd；SerDes 接收端通过 CTLE 和 DFE 补偿后，再留出 3～4 dB 的通道余量给温度、电压和批次波动。若实测眼图模板余量不足，就需要从板材选型、过孔优化、连接器选型、均衡参数或 FEC 强度上逐项排查。下面这张表给出一个教学用的预算示例，数值为合理假设，用于说明各环节如何影响最终判决。
| 环节 | 典型影响 | 教学示例值 | 观察/判断方式 |
|---|---|---|---|
| SerDes TX 输出 | 眼高、预加重 | 800 mVppd，3 dB 预加重 | 示波器测发送眼图 |
| PCB 走线 + 过孔 | 插入损耗、反射 | 损耗 8 dB @ 28 GHz | VNA 测 S21/S11 |
| 连接器 + 金手指 | 阻抗不连续、串扰 | 回波损耗 10 dB，NEXT 30 dB | 时域反射 TDR |
| 模块电接口 | 接收眼高 | 300 mVppd | 模块侧测试点眼图 |
| SerDes RX 均衡 | CTLE + DFE 补偿 | 恢复至 500 mVppd 等效 | 误码率扫描 |
| FEC 纠错 | BER 改善 | 2.4×10⁻⁴ → 10⁻¹⁵ | FEC 统计计数器 |
从系统视角理解 SerDes 与光模块的协同
SerDes 和光模块不是两个独立模块，它们共享同一条电通道和同一套时钟域。发送方向，SerDes 的预加重需要与模块电接口的损耗特性匹配；接收方向，模块输出的电信号质量又决定了 SerDes CTLE/DFE 的工作点。若模块内部 DSP 已经做了部分均衡，主机 SerDes 的均衡压力会减小，但整体延迟和功耗会上升。工程上常见的做法是：先保证无源通道的 S 参数满足规范，再通过 SerDes 自适应均衡收敛，最后用 FEC 余量作为最终验收依据。