2. TFLN晶圆与工艺基础

薄膜铌酸锂（TFLN）光子芯片的性能上限，很大程度上在晶圆制备阶段就已经被决定。与硅光可以在成熟CMOS线上直接流片不同，TFLN的工艺链条更接近“材料工程 + 微纳加工”的混合体：先把铌酸锂单晶做成几百纳米厚的薄膜并转移到低折射率衬底上，再通过刻蚀、掺杂和电极工艺把光路与电学结构做出来。理解这条链条，才能理解PDK里那些看似奇怪的层定义、最小线宽和设计规则从何而来。

一、从体材料到薄膜：键合与减薄

商用TFLN晶圆通常以“衬底 + 埋氧 + 薄膜铌酸锂”的三层结构交付，典型配置是：Si或石英衬底、2～4 μm的SiO₂埋氧层、300～600 nm的X切或Z切LiNbO₃薄膜。制备主流路线是离子切片 + 晶圆键合：先对体铌酸锂注入He⁺或H⁺离子，在预定深度形成损伤层；再将注入面与带SiO₂的衬底做亲水键合，经退火使损伤层开裂，从而把一层单晶薄膜“剥”到衬底上；最后用化学机械抛光（CMP）把表面粗糙度降到亚纳米级。

减薄后的薄膜厚度直接决定光模场。以1550 nm波长、X切薄膜为例，当LiNbO₃厚度约400 nm、SiO₂约2 μm时，单模脊型波导的刻蚀深度通常取150～250 nm，此时模式仍能较好限制在薄膜内，同时保持与光纤的模场匹配空间。若薄膜偏薄，模式会向埋氧层泄漏，弯曲损耗上升；若偏厚，则容易出现高阶模。因此PDK中往往把“薄膜厚度 + 刻蚀深度”作为一组绑定参数给出，而不是让设计者自由组合。

二、刻蚀工艺：决定侧壁与损耗

铌酸锂的化学稳定性极强，湿法刻蚀几乎不可用，主流是反应离子刻蚀（RIE）或电感耦合等离子体刻蚀（ICP-RIE），常用气体为Ar与C₄F₈/CF₄的混合体系。Ar负责物理溅射，氟基气体提供化学刻蚀，二者比例决定侧壁角度与选择比。刻蚀过陡会引入侧壁粗糙度，散射损耗随之增加；刻蚀过缓则模式限制变弱。

实际工艺中，通常先在LiNbO₃上沉积一层硬掩模（如Cr、Ni或SiO₂），用电子束光刻或DUV光刻定义波导图形，再刻蚀硬掩模，最后以硬掩模为遮挡刻蚀LiNbO₃。刻蚀完成后需要去除残留掩模并做退火，以修复晶格损伤。对设计者而言，这意味着PDK里的“波导层”往往对应两次图形化：一次定义硬掩模，一次定义实际脊型。若在版图中忽略套刻误差，波导宽度就会出现系统性偏差。

三、掺杂与电极：把电光效应用起来

LiNbO₃本身是绝缘体，要实现电光调制，需要在波导两侧或上方形成电极，并让电场穿过光模。常见结构是行波电极（TWE）：在脊型波导两侧做厚金电极，中间留出调制区。电极工艺包括Ti/Au或Cr/Au的蒸发/电镀、剥离（lift-off）和退火。电极厚度通常2～5 μm，以降低微波损耗；间距则要与波导刻蚀深度、SiO₂上包层厚度一起优化，使微波与光波的群速度接近。

掺杂方面，TFLN中常用Ti扩散或质子交换来局部改变折射率，但更常见的是通过离子注入或扩散形成低损耗掺杂区，用于调节波导区电导或形成PN结类结构。对PDK而言，掺杂层通常以“注入窗口 + 剂量 + 能量”的形式定义，设计者只需在版图中放置对应层，工艺端按规则执行。若掺杂区与光模重叠过多，吸收损耗会上升；重叠过少，则电光效率不足。

四、PDK与流片规则：把工艺约束翻译成版图语言

TFLN PDK的核心任务，是把上述工艺能力固化成可复用的设计规则。典型PDK包含：层定义（波导层、电极层、掺杂层、开窗层）、器件库（直波导、弯曲、MMI、调制器、光栅耦合器）、设计规则检查（DRC）和参数化单元。流片规则中，最需要关注的是最小线宽、最小间距、套刻容差和刻蚀深度绑定。

例如，某TFLN PDK可能规定：波导最小线宽800 nm，电极最小间距1.5 μm，金属与波导边缘套刻容差±100 nm，弯曲半径最小30 μm。这些数字并非随意设定，而是由刻蚀侧壁角、光刻分辨率和模式限制共同决定。设计者若在版图中把弯曲半径压到20 μm，DRC可能通过，但实测弯曲损耗会显著上升。因此，理解工艺基础的意义在于：知道规则背后的物理量，才能在规则允许范围内做出真正可流片的版图。