4. CPO中的光路与电路协同设计

在CPO(共封装光学)系统中,交换ASIC与光引擎被封装在同一基板上,电通道从厘米级缩短到毫米级,光通道则从面板可插拔模块的“外部接口”变成封装内的“内部资源”。这一变化使得电接口、光接口、耦合结构和双向传输不再是四个可以分别优化的独立问题,而是必须在同一约束空间内联合求解。本节围绕SerDes通道规划、波长规划、耦合方式选择以及双向传输的联合优化展开,给出可操作的设计思路与示例参数。

一、电接口:SerDes通道规划

CPO中ASIC到光引擎的电接口通常采用高速SerDes,单通道速率从56Gbps PAM4向112Gbps PAM4演进。通道规划的核心是:在给定总带宽需求下,确定通道数量、单通道速率、通道在封装基板上的走线拓扑以及均衡策略。

以一个51.2Tbps交换芯片为例,若采用112Gbps PAM4 SerDes,则双向需要约512个通道(含收发)。这些通道不能随意排布,必须与光引擎的物理位置对齐。典型做法是将ASIC边缘划分为若干“光引擎扇区”,每个扇区对应一个光引擎,扇区内SerDes通道以差分对形式成组引出,组内通道间距、组间间距和参考平面连续性都需要在封装基板布线阶段确定。

通道规划的关键参数包括:插入损耗预算、回波损耗、串扰、以及通道间偏斜。对于112Gbps PAM4,封装内通道插入损耗通常控制在8dB以内(Nyquist频率约28GHz),若超过则需引入TX FFE和RX CTLE/DFE均衡。下表给出一个示例性的通道预算分配:

项目典型值说明
ASIC驱动输出0 dB参考点
封装基板走线3~5 dB取决于长度与材料
过孔与BGA1~2 dB含stub效应
连接器/中介层1~2 dB若存在
总插入损耗≤8 dB目标值

当通道损耗接近预算上限时,优先考虑缩短走线、优化参考平面、减少过孔stub,而不是一味增加均衡阶数,因为均衡会放大高频噪声并增加功耗。

二、光接口:波长规划

光接口的波长规划决定了光引擎内部激光器数量、复用/解复用结构以及光纤连接方式。CPO中常见方案包括:粗波分复用(CWDM)、局域网波分复用(LWDM)和密集波分复用(DWDM)。选择哪种方案,取决于通道数、光纤数量、功耗和成本约束。

以8通道光引擎为例,若采用CWDM,可在1271nm、1291nm、1311nm、1331nm、1351nm、1371nm、1391nm、1411nm八个波长上各承载一个通道,波长间隔20nm。这种方案的优点是激光器无需精确温控,成本低;缺点是波长间隔大,光纤色散影响小但光谱利用率低。若采用LWDM,波长间隔缩小到约4.5nm,可在更窄的光谱范围内容纳更多通道,但对激光器波长精度和温度控制要求更高。

波长规划还需要与SerDes通道规划对齐:每个光通道对应一个电通道,波长编号与通道编号应建立明确映射关系,避免在封装内出现“电通道顺序”与“光通道顺序”不一致导致的交换逻辑复杂化。通常建议在光引擎内部完成通道重排,使ASIC侧看到的通道顺序与光纤侧一致。

三、耦合方式与双向传输

CPO中的光耦合方式主要有两类:边缘耦合和光栅耦合。边缘耦合通过光纤阵列与光波导端面直接对接,耦合效率高、带宽大,但需要精确的机械对准,且光纤通常从封装边缘引出。光栅耦合则通过衍射光栅将垂直入射光耦合进波导,允许光纤垂直封装表面排列,便于二维阵列扩展,但耦合效率对波长和偏振敏感。

双向传输方面,CPO光引擎通常采用单纤双向(BIDI)或双纤双向方案。单纤双向通过同一根光纤传输两个方向的信号,需要波分复用器将发送波长和接收波长分离。例如,发送使用1311nm,接收使用1271nm,两者间隔40nm,便于滤波。双纤双向则使用两根光纤分别负责发送和接收,结构简单但光纤数量翻倍。

联合优化的核心在于:电通道的速率和数量决定了光通道的波长数量和调制格式;耦合方式决定了光引擎的物理布局和光纤管理方式;双向传输方案则影响波长分配和串扰预算。四者必须同步迭代,而不是串行决策。

CPO电-光-耦合-双向联合设计关系图 交换ASIC SerDes TX/RX 112G PAM4 × N 通道规划:损耗≤8dB 电通道 差分对/基板走线 光引擎 EIC + PIC 波长规划:CWDM/LWDM 调制器/探测器阵列 通道映射对齐 光耦合 边缘/光栅 光纤/外部光路 双向传输 BIDI / 双纤 波长分配与隔离 联合优化约束空间 电通道 速率/数量/损耗 光波长 间隔/数量/温控 耦合方式 边缘/光栅/对准 双向传输 BIDI/双纤/隔离 迭代反馈:任一约束变化需重新评估其余三项

四、联合优化的操作流程与示例

实际工程中,联合优化通常按以下顺序迭代,但每一步都可能触发回退:

  1. 确定总带宽与通道数。例如51.2Tbps双向,采用112Gbps PAM4,则每方向约229个通道,取整为256通道(含冗余)。
  2. 划分光引擎扇区。若每个光引擎支持32通道,则需要8个光引擎。每个光引擎对应ASIC边缘的一个扇区。
  3. 选择波长方案。32通道若采用CWDM,需要32个波长,间隔20nm,光谱范围约640nm,超出C波段可用范围。因此改用LWDM,间隔4.5nm,32通道占用约144nm,可落在C波段内。或者采用8波长×4通道的混合方案,即每个波长承载4个通道(通过多芯光纤或空间复用)。
  4. 确定耦合方式。若光引擎位于封装边缘,优先边缘耦合;若需要二维阵列高密度排列,则选光栅耦合。边缘耦合的典型对准容差为±0.5μm,光栅耦合为±2μm,但光栅耦合效率低约2~3dB。
  5. 双向传输分配。若采用单纤双向,发送和接收波长需间隔至少20nm以便滤波。例如发送1311nm,接收1271nm。若采用双纤双向,则无需波长间隔,但光纤数量翻倍,适用于光纤资源不紧张的场景。
  6. 验证通道映射与串扰。电通道编号、光波长编号、光纤端口编号必须一一对应。串扰方面,电串扰通过差分走线和屏蔽控制,光串扰通过波长间隔和滤波器隔离度控制。典型光串扰要求低于-20dB。
示例参数小结:51.2Tbps交换芯片,112Gbps PAM4 SerDes,256通道双向;8个光引擎,每个32通道;LWDM波长间隔4.5nm,C波段;边缘耦合,对准容差±0.5μm;单纤双向,发送1311nm/接收1271nm,波长间隔40nm;电通道插入损耗≤8dB,光串扰≤-20dB。以上为教学示例,实际设计需根据工艺库和封装能力调整。

五、常见冲突与权衡

联合优化中最常见的冲突有三类。第一,电通道数量增加导致ASIC边缘面积不足,此时需要提高单通道速率或采用更密集的SerDes布局,但后者会加剧串扰。第二,波长数量增加导致激光器数量和功耗上升,此时可考虑多芯光纤或空间复用,但会增加耦合复杂度。第三,边缘耦合效率高但光纤排列受限,光栅耦合排列灵活但损耗大,需要根据系统功耗预算决定是否接受额外损耗。

解决这些冲突的方法不是寻找“最优解”,而是寻找“可行域内的平衡点”。通常先固定光引擎数量和耦合方式,再反推电通道和波长规划,最后验证双向传输的隔离度。若验证不通过,则回退到波长规划或耦合方式重新选择。

关键判断依据:若电通道插入损耗超过8dB且均衡后仍无法满足误码率要求,应优先缩短走线或更换基板材料;若光串扰超过-20dB,应增大波长间隔或提高滤波器隔离度;若耦合损耗导致光预算不足,应改用边缘耦合或增加光放大器。

CPO的电-光-耦合-双向联合设计,本质上是在封装尺寸、功耗、带宽和成本四个维度上同时求解。SerDes通道规划决定了电域的带宽密度,波长规划决定了光域的频谱效率,耦合方式决定了物理接口的可行性和损耗,双向传输决定了波长分配和隔离要求。四者相互制约,必须同步迭代。掌握这一联合优化方法,是CPO系统架构设计中从“能工作”走向“可量产”的关键一步。