3. 光引擎与交换ASIC的共封装形态
CPO（Co-Packaged Optics，共封装光学）之所以能显著降低交换系统的功耗与信号损耗，核心并不只是“把光模块搬到交换机旁边”，而是把光引擎（Optical Engine，OE）与交换ASIC放进同一个封装体内，让高速电信号在极短距离内完成从SerDes到光调制器的传递。这个“放进同一个封装体”的实现方式，决定了CPO的带宽密度、功耗、可维护性和制造良率。本节围绕2.5D/3D封装、硅中介层、基板走线、微凸点与混合键合五个关键要素，说明它们各自承担什么角色、受什么约束。
一、2.5D与3D：两种共封装形态的分工
2.5D封装指交换ASIC与光引擎并排布置在同一片硅中介层（Interposer）上，二者通过中介层内的金属布线互连，中介层再通过微凸点连接到下方有机基板。它的本质是“横向共封装”：ASIC和OE各自占据独立区域，互连路径短但仍在同一平面内。3D封装则是把光引擎或其中部分器件垂直堆叠在ASIC之上或之下，通过硅通孔（TSV）和混合键合实现层间互连，互连距离进一步缩短到几十微米量级。
在CPO中，2.5D是当前更主流的形态，原因是光引擎包含激光器、调制器、波导、光纤耦合等对温度、应力、洁净度敏感的结构，直接堆叠在发热量巨大的交换ASIC上会带来严重的热-机械耦合问题。3D更适合把驱动电芯片（Driver）或跨阻放大器（TIA）等纯电部分与ASIC垂直集成，而把光子部分留在2.5D平面内。因此实际系统常呈现“2.5D为主、局部3D”的混合形态。
二、硅中介层：高速电信号的中转枢纽
硅中介层是2.5D CPO的互连核心。它用半导体工艺在硅片上制作多层铜布线，线宽/线距可做到亚微米级，远优于有机基板的几十微米。交换ASIC的SerDes输出经微凸点进入中介层，再经中介层布线到达光引擎的驱动输入端，整条路径通常只有几毫米，插入损耗和反射都远低于走PCB的方案。
硅中介层的约束主要有三点：一是尺寸受光刻拼接和良率限制，大面积中介层成本高、翘曲难控；二是布线层数有限，通常2~4层，需要精心规划高速差分对、电源和地的分配；三是热膨胀系数与有机基板不匹配，回流焊和温度循环中易产生应力。设计时通常把最敏感的高速通道放在中介层中心区域，电源和低速控制信号走边缘。
三、基板走线：供电与低速控制的通道
有机基板位于中介层下方，承担从封装到PCB的扇出、供电分配和低速控制信号传输。CPO中交换ASIC功耗可达数百瓦，光引擎也有数瓦到十几瓦，基板必须提供低阻抗电源网络（PDN）。同时，I2C/MDIO等管理接口、激光器使能、温度传感信号也经基板走线引出。
基板走线的约束在于：线宽较大导致高速信号损耗高，因此高速SerDes信号不应长距离走基板，而应尽早进入中介层；电源过孔和平面需要足够多，以控制直流压降和电源噪声；基板与中介层之间的微凸点密度有限，必须优先分配给高速和电源。
四、微凸点与混合键合：互连密度的两个层级
微凸点（Micro-bump）是中介层与ASIC、中介层与基板之间的主要互连手段，典型直径20~50 μm，间距40~100 μm，采用锡银焊料。它工艺成熟、可返修，但间距难以进一步缩小，且焊料存在寄生电容和电阻，对超高速信号不利。
混合键合（Hybrid Bonding）则把铜-铜直接键合与介质键合结合，间距可做到10 μm以下甚至更小，几乎没有焊料，寄生参数极低，适合3D堆叠和超高密度互连。但混合键合对表面平整度、洁净度和对准精度要求极高，且一旦键合难以返修，良率风险大。在CPO中，混合键合更适合ASIC与驱动芯片之间的3D集成，而光引擎与中介层之间仍多用微凸点，以兼顾可维护性。
五、五个要素的协同与取舍
把上述要素放在一起看，CPO共封装的设计本质是在“互连密度、信号完整性、热管理、可制造性、可维护性”之间做权衡。硅中介层提供高密度高速互连，但面积和层数受限；微凸点工艺成熟可返修，但间距和寄生参数限制了极限带宽；混合键合能突破密度瓶颈，却牺牲了返修能力；基板负责供电和低速管理，但不能承担高速通道；3D堆叠缩短互连却加剧热耦合。
一个典型的2.5D CPO设计流程可以概括为：先根据交换ASIC的SerDes数量和光引擎通道数确定所需高速通道总数，再据此估算中介层布线层数和面积；然后分配微凸点阵列，高速差分对优先放在中心、电源和地放在外围；接着规划基板PDN和低速控制走线；最后评估热分布，确认激光器区域温度不超过其工作上限（例如某些EML激光器要求结温低于70℃）。若热预算不足，则考虑把激光器外置（Remote Laser）或采用局部3D堆叠把驱动芯片靠近ASIC以缩短路径。
理解这些封装形态与互连要素的角色和约束，是后续学习CPO光引擎选型、交换ASIC接口设计以及系统级热管理的基础。不同厂商的CPO方案差异，往往就体现在这五个要素的组合方式与优先级排序上。