4. 高速通道建模方法

在CPO（共封装光学）系统中，高速通道从SerDes出发，经封装基板、过孔、BGA焊球、PCB传输线、连接器，最终到达光引擎或对端芯片。要在设计阶段预判眼图、回波损耗和串扰，必须把这条物理路径转化为可计算的模型。本节围绕四类建模手段展开：S参数、传输线模型、过孔/连接器建模，以及CPO封装特有的建模约束。

一、S参数：频域行为的通用语言

S参数描述的是网络端口入射波与反射波/传输波之间的复数关系。对于高速通道，最常用的是二端口S参数：S11为输入回波损耗，S21为插入损耗，S12为反向隔离，S22为输出回波损耗。在CPO通道中，S21的幅度随频率下降，斜率反映介质损耗与导体损耗；S11的谐振峰则往往对应过孔残桩或连接器阻抗不连续。

使用S参数建模时，需注意三个工程细节。第一，端口参考阻抗通常为50Ω单端或100Ω差分，若实际链路阻抗不同，需在仿真中重新归一化。第二，S参数必须包含足够的频率范围，一般至少覆盖奈奎斯特频率的3～5倍，例如56G PAM4信号奈奎斯特频率为14GHz，建议扫描到40GHz以上。第三，S参数是无源网络的表征，若从厂商获取的Touchstone文件存在非因果或非无源问题，需先做无源性修复，否则时域仿真会出现发散。

二、传输线模型：从物理尺寸到电气参数

PCB上的差分走线在电气上可建模为均匀传输线，其核心参数是单位长度电感L、电容C、电阻R和电导G。对于低损耗近似，特性阻抗Z0=√(L/C)，传播延迟td=√(LC)。在FR4或M6板材上，典型差分走线Zdiff控制在85～100Ω，传播速度约为光速的50%～60%。

实际建模时，传输线模型有两种粒度。一种是理想无损线，仅用于快速估算延迟和阻抗；另一种是带频变损耗的有损线，需输入导体表面粗糙度、介质损耗角正切tanδ和铜箔厚度。以M6板材为例，tanδ约0.002～0.004，在28GHz时介质损耗已不可忽略。若走线长度超过信号上升时间对应的电气长度（约1/6波长），就必须按分布参数处理，不能再用集总LC近似。

在CPO封装基板上，传输线尺寸更小，线宽可能仅10～20μm，介质厚度也大幅缩小。此时导体损耗占比上升，表面粗糙度的影响更显著。建模时应优先采用2D场求解器提取RLGC参数，再合成传输线模型，而不是直接套用PCB的默认参数。

三、过孔与连接器建模：不连续点的处理

过孔是高速通道中最常见的阻抗不连续源。一个通孔过孔可分解为：焊盘电容、反焊盘电容、孔壁电感、残桩电容。残桩长度是决定谐振频率的关键：残桩越长，谐振频率越低。例如，残桩长度1.2mm时，首个谐振点约在25GHz附近；若残桩缩短到0.4mm，谐振点可推到60GHz以上。在CPO封装中，常用背钻或盲埋孔来缩短残桩。

连接器建模则更依赖厂商提供的S参数或等效电路。对于板对板连接器，其引脚电感约1～3nH，引脚间电容约0.1～0.5pF。建模时需将连接器S参数与PCB走线S参数级联，注意端口阻抗和参考面的对齐。若连接器S参数只到20GHz，而链路需要评估到40GHz，则需外推或改用等效电路模型，并明确外推带来的不确定性。

四、CPO封装中的建模要点

CPO封装与普通PCB链路的最大区别在于：基板线宽更细、过孔更密、光引擎与电芯片距离极近。这带来三个建模上的特殊要求。

第一，基板传输线必须用场求解器提取。由于线宽仅10～20μm，导体厚度与线宽可比，表面粗糙度模型不能简单用Hammerstad公式，而应使用更精确的梯度模型。同时，基板介质可能是ABF或类似材料，其Dk和Df随频率变化，需用宽频带模型拟合。

第二，过孔阵列的串扰不可忽略。CPO基板上过孔密度高，相邻过孔间存在容性耦合和感性耦合。建模时不能只提取单个过孔，而应提取过孔阵列的S参数，或在3D全波仿真中包含地孔屏蔽。若地孔间距大于λ/10，屏蔽效果会明显下降。

第三，光引擎的电气接口通常为差分对，其输入阻抗可能并非理想100Ω。建模时应以光引擎厂商提供的S参数或等效电路为准，并在链路仿真中将其作为终端负载。若光引擎S参数缺失，可用100Ω差分电阻加并联电容近似，但需在报告中注明假设条件。

五、建模结果如何判断

完成建模后，通常从三个维度检查。时域上，观察眼高、眼宽和抖动是否满足协议模板；频域上，检查插入损耗是否在Nyquist频率处留有余量，回波损耗是否低于-10dB；串扰上，检查近端串扰和远端串扰是否低于-30dB。若眼图闭合，优先排查过孔残桩和连接器阻抗不连续；若高频损耗过大，则检查基板tanδ和走线长度。

最后需要强调：模型是设计的工具，不是设计的替代。任何模型都有假设和边界，CPO通道的最终性能仍需通过实测验证。建模的价值在于把“试错”提前到仿真阶段，减少流片和封装迭代次数。