2. 高速通道基础

在CPO（共封装光学）系统中，电信号从SerDes出发，经封装基板、BGA、PCB走线、连接器，最终到达光引擎的调制器驱动端。这条物理路径就是“高速通道”。通道的使命只有一句话：把发送端输出的电压波形，尽可能完整地送到接收端。但现实是，通道会衰减、会畸变、会反射，最终在接收端形成“眼睛”越来越小的眼图。本节围绕通道损耗的物理来源、阻抗匹配的工程意义，以及眼图与误码率如何量化通道质量展开。

一、通道损耗的物理来源

高速通道的插入损耗（Insertion Loss, IL）通常用S21参数描述，单位是dB。它由三部分构成：导体损耗、介质损耗和辐射/反射损耗。在10 GHz以下，导体损耗占主导；在25 GHz以上，介质损耗迅速超过导体损耗，成为CPO通道的主要瓶颈。

趋肤效应是导体损耗的频率依赖根源。直流电流均匀分布在导体截面上，但随着频率升高，电流被“挤”到导体表面。电流密度从表面向内部按指数衰减，衰减到表面值1/e处的深度称为趋肤深度δ：

δ = √(ρ / (π · f · μ))
其中：ρ = 铜电阻率 ≈ 1.68×10⁻⁸ Ω·m
      μ = 铜磁导率 ≈ 4π×10⁻⁷ H/m
      f = 频率（Hz）

以铜为例，1 GHz时δ≈2.1 μm，10 GHz时δ≈0.66 μm，25 GHz时δ≈0.42 μm。当趋肤深度小于导体厚度时，有效导电截面积随频率升高而减小，单位长度电阻R(f)按√f增长。这意味着频率越高，导体损耗越大，且增长曲线呈“√f”斜率。

介质损耗来自PCB基材的极化弛豫。FR-4在10 GHz时损耗因子Df≈0.02，而低损耗材料如Megtron 6的Df≈0.002，差距达10倍。介质损耗与频率成正比，其衰减常数α_d可近似为：

α_d ≈ 2.3 × f × Df × √(Dk) / c   (dB/inch)
其中：Dk = 介电常数，c = 光速

以Dk=3.7、Df=0.002、f=25 GHz为例，α_d≈0.35 dB/inch；若换成Df=0.02的FR-4，α_d≈3.5 dB/inch。一条5 inch的走线，仅介质损耗就相差约16 dB。这就是为什么CPO封装内互连必须采用低损耗基材或直接使用硅光中介层。

二、阻抗匹配：让反射最小化

当传输线特性阻抗Z₀与负载阻抗Z_L不相等时，部分能量被反射回源端。反射系数Γ定义为：

Γ = (Z_L − Z₀) / (Z_L + Z₀)
回波损耗 RL = −20·log₁₀|Γ|  (dB)

若Z₀=50 Ω，Z_L=60 Ω，则Γ=0.091，RL≈20.8 dB；若Z_L=75 Ω，Γ=0.2，RL≈14 dB。在25 Gbaud PAM4系统中，通常要求回波损耗优于10 dB，对应|Γ|<0.316。阻抗不连续点常见于：过孔残桩、连接器焊盘、封装BGA球、线宽突变处。CPO封装中，硅光中介层的TSV和再布线层（RDL）是阻抗控制的关键区域，通常需要将Z₀控制在50±5 Ω以内。

工程上，阻抗匹配不是“消除反射”，而是把反射控制在可接受范围。常用手段包括：在过孔附近添加接地过孔缩短回流路径、使用背钻去除残桩、在连接器处做共面补偿、以及通过TDR（时域反射计）测量定位不连续点。TDR曲线中，阻抗偏离50 Ω的尖峰位置直接对应物理缺陷的坐标。

三、眼图与误码率：通道质量的最终裁判

眼图是把接收端波形按时钟周期叠加后形成的统计图。眼高（Eye Height）反映噪声容限，眼宽（Eye Width）反映时序容限，交叉点抖动反映时钟恢复难度。对于PAM4信号，眼图有三个“眼睛”，分别对应00/01、01/10、10/11电平组合，每个眼的垂直张开度约为NRZ的三分之一，因此对通道损耗和噪声更敏感。

误码率（BER）是眼图质量的量化指标。在无均衡的理想通道中，BER与信噪比的关系可用Q因子近似：

BER ≈ 0.5 · erfc(Q / √2)
Q = (μ₁ − μ₀) / (σ₁ + σ₀)

其中μ₁、μ₀分别为“1”和“0”电平的均值，σ₁、σ₀为噪声标准差。例如，若眼高为100 mV，总噪声RMS为15 mV，则Q≈100/(2×15)≈3.33，对应BER≈4×10⁻⁴。要满足KP4前向纠错（FEC）要求的BER<2.4×10⁻⁴，Q需大于约3.5。若通道损耗导致眼高降至60 mV，同样噪声下Q≈2.0，BER恶化至约2×10⁻²，此时必须引入均衡或降低速率。

四、CPO场景下的通道设计要点

与传统可插拔光模块不同，CPO把光引擎与交换ASIC封装在同一基板上，电通道从“厘米级”缩短到“毫米级”。这带来两个变化：第一，导体损耗大幅降低，但封装内RDL和TSV的阻抗控制精度要求更高；第二，介质损耗占比相对上升，因为封装基材的Df通常高于PCB专用低损耗板材。因此，CPO通道设计需要同时关注：RDL线宽/间距与Z₀的对应关系、TSV的寄生电容对回波损耗的影响、以及调制器驱动端的容性负载对眼图上升沿的退化。

一个实用的检查清单是：在25 GHz处，封装通道S21是否优于−3 dB？TDR阻抗波动是否控制在±10%以内？PAM4眼图在FEC阈值下三个眼是否均张开？若任一条件不满足，优先排查阻抗不连续点，再评估基材Df和走线长度。通道损耗、趋肤效应、介质损耗、阻抗匹配、眼图与误码率，这六个概念构成了一条从物理机制到系统指标的完整链条，也是后续学习均衡、FEC和链路预算的基础。