4. 硅光波导与耦合结构基础

硅光芯片的光路设计，本质上是在“把光约束在什么结构里”和“如何把光从芯片外送进/取出”这两件事上做取舍。前者由波导横截面决定，后者由耦合器决定。本节先建立波导模式与耦合结构的物理直觉，再给出可落地的设计参数与判断依据。

一、波导横截面决定模式：从条形到脊形到狭缝

在 SOI 平台上，硅波导通常以 220 nm 顶层硅为基准。条形波导（strip waveguide）是完整刻蚀的矩形硅芯，四周被 SiO₂ 包层包围。由于硅与 SiO₂ 的折射率差极大（约 3.48 对 1.44），条形波导对光的约束非常强，单模条件通常要求宽度 W 与高度 H 满足一定比例。以 220 nm 高度为例，当 W ≈ 450～500 nm 时，TE 基模被良好约束，而高阶模被截止。条形波导的优点是弯曲半径小（可小至 5～10 μm）、模式尺寸小（约 0.5 μm 量级），适合高密度集成；缺点是模式与光纤失配严重，且对侧壁粗糙度敏感，散射损耗相对较高。

脊形波导（rib waveguide）只刻蚀部分硅层，保留一层平板（slab）。设刻蚀深度为 etch depth，则脊高为 H - etch。脊形波导的模式会向平板区“泄漏”一部分，因此模式面积更大、有效折射率更低，对侧壁粗糙度的容忍度更好，传输损耗可做到 1 dB/cm 以下。代价是弯曲半径增大（通常 10～30 μm），且需要控制平板厚度以维持单模。脊形波导常用于调制器、探测器等需要低损耗、较大模式体积的器件。

狭缝波导（slot waveguide）则反其道而行：在硅芯中间开一条几十纳米宽的低折射率狭缝（如 50～100 nm 的 SiO₂ 或空气）。由于电场在折射率突变界面处不连续，高折射率侧的法向电场被增强，光场会集中到低折射率的狭缝中。这意味着光可以在低折射率材料中传输，适合与非线性材料、电光聚合物或气体/液体传感结合。狭缝波导的设计关键是狭缝宽度 W_slot 与两侧硅臂宽度 W_arm：W_slot 越小，狭缝内能量占比越高，但制造难度越大；典型 W_slot = 80～120 nm，W_arm = 150～250 nm。

二、端面耦合器：把模式“扩”到光纤尺寸

光纤的模场直径约 9～10 μm（SMF-28），而条形波导模式仅约 0.5 μm，直接对接会产生巨大失配。端面耦合器（edge coupler / spot-size converter）的思路是：在波导末端做一段锥形（taper），让模式逐渐扩大，最终与光纤模式匹配。常见实现是反向锥形（inverse taper）：硅芯宽度从 450 nm 逐渐收窄到 100 nm 以下，模式被“推”入下方的 SiO₂ 或 SiN 层，形成较大的模场。设计参数包括：锥尖宽度 W_tip（通常 80～150 nm）、锥长 L_taper（几十到几百微米）、包层厚度与折射率。锥越长，模式转换越 adiabatic，损耗越低，但占用面积越大。典型端面耦合损耗可做到 0.5～1.5 dB/端，带宽很宽（>300 nm），且偏振相关性较小。缺点是需要在芯片边缘做刻蚀和抛光，封装成本高，且对准容差小（亚微米级）。

三、光栅耦合器：垂直耦合的便利与带宽代价

光栅耦合器（grating coupler）利用周期结构把垂直入射的光衍射到波导中。其核心参数是光栅周期 Λ、占空比、刻蚀深度和入射角。满足相位匹配条件：

n_eff - n_clad·sinθ = m·λ / Λ   （m 为衍射级次，通常取 -1）

其中 n_eff 是光栅区有效折射率，n_clad 是包层折射率，θ 是入射角。以 1550 nm、SiO₂ 包层、n_eff≈2.8 为例，若取 θ=10°，则 Λ ≈ 1550 / (2.8 - 1.44×0.17) ≈ 600 nm 量级。实际设计中，光栅通常做成非均匀周期或变占空比，以增强方向性（向上衍射）并抑制向下泄漏。典型耦合效率为 -2～-4 dB，1 dB 带宽约 30～40 nm，偏振相关损耗较大（TE/FF 差异可达数 dB）。光栅耦合器的最大优势是可以在芯片表面任意位置测试，无需划片和抛光，适合晶圆级测试；缺点是带宽窄、效率低于端面耦合，且对波长和入射角敏感。

四、设计参数与选择依据

实际选型时，需要同时考虑损耗、带宽、偏振、封装和测试条件。下表给出典型参数范围，用于快速估算与方案对比。

总结来说，波导横截面决定了片上光场的约束与损耗，耦合器决定了光如何进出芯片。条形、脊形、狭缝分别对应强约束、低损耗、场增强三种需求；端面耦合器追求宽带低损耗，光栅耦合器追求测试便利。设计时先明确系统对损耗、带宽、偏振和封装的要求，再回到模式与参数层面逐项验证，才能得到可复现的结果。