1. 课程导入与工程对象界定

硅光子技术在过去二十年中完成了从实验室验证到数据中心规模部署的跨越，但有一个问题始终悬而未决：硅本身是间接带隙半导体，发光效率极低，无法作为高效光源。这意味着任何一套硅光系统，都必须从外部"借"一个光源。这个"借"的动作，正是本课程要讨论的核心工程问题——异质集成光源与硅光耦合。

所谓异质集成光源，是指将非硅材料（III-V族化合物半导体如InP、GaAs，或量子点、稀土掺杂材料等）制备的发光器件，通过某种工艺路径与硅光芯片结合，形成可工作的片上光源。而硅光耦合，则是解决"光如何从光源高效进入硅波导"这一界面问题，涉及模场匹配、对准容差、反射抑制、偏振控制等一系列具体工程约束。两者合在一起，构成了硅光系统中最靠近"电—光"转换边界的关键环节。

为什么这一环节如此关键

在一个典型的硅光收发模块中，光源与耦合结构的性能直接决定系统链路预算。举例来说，若激光器输出功率为10 dBm，耦合损耗为3 dB，则进入硅波导的功率仅约7 dBm；若耦合损耗恶化到6 dB，则只剩4 dBm。这3 dB的差异，在接收端可能直接表现为误码率从1E-12恶化到1E-6。更关键的是，耦合损耗往往不是固定值，而是随温度、波长、偏振和工艺偏差漂移的变量。因此，理解耦合损耗的来源、量级和漂移规律，是硅光工程师的基本功。

从技术范畴看，本课程覆盖的内容可以归纳为三条主线：光源侧（III-V族外延、激光器结构、增益与噪声特性）、集成侧（键合、异质外延、微转印、倒装焊等工艺路径）、耦合侧（端面耦合器、光栅耦合器、模斑转换器、透镜光纤等）。三条主线并非独立，而是相互制约：例如，倒装焊方案对激光器尺寸和电极布局有要求，而光栅耦合器的带宽和偏振特性又反过来限制光源波长的选择。

典型应用场景与工程约束

本课程面向的应用场景主要集中在三类：数据中心光互连（400G/800G/1.6T可插拔或CPO）、相干光通信（需要窄线宽可调激光器与低损耗耦合）、以及传感与激光雷达（FMCW激光源与片上相干探测）。三类场景对光源和耦合的要求差异显著。数据中心场景追求低成本、高良率、宽温工作（0~70°C），耦合方案倾向于光栅耦合器以便晶圆级测试；相干场景对线宽要求苛刻（<100 kHz），光源常采用外腔或集成可调结构，耦合则更倾向端面耦合以降低反射；传感场景则可能要求片上高功率和特殊波长。

这些差异意味着，不存在"万能"的异质集成与耦合方案。工程师必须根据系统指标反推工艺选择。例如，若系统要求耦合损耗≤2 dB且带宽≥60 nm，光栅耦合器需要采用啁啾或双层结构，而端面耦合器则需要模斑转换器将硅波导模场从约0.5 μm扩展到3~5 μm以匹配光纤。每一步选择都伴随着具体的参数计算和工艺约束。

课程项目任务书

本课程以一个贯穿式项目为主线：设计并评估一套1310 nm波段、单通道25 Gbps的硅光发射链路。项目分为四个阶段，每个阶段对应课程中的若干章节：

• 阶段一（第1~8章）：光源选型与异质集成方案论证。给定输出功率≥8 dBm、RIN≤-135 dB/Hz、工作温度0~70°C的指标，选择InP DFB激光器或量子点激光器，并确定键合或倒装焊路径。
• 阶段二（第9~18章）：耦合结构设计与仿真。完成端面耦合器或光栅耦合器的参数扫描，目标耦合损耗≤2.5 dB，1 dB带宽≥40 nm，回波损耗≥20 dB。
• 阶段三（第19~26章）：工艺容差与热管理分析。评估对准偏差±1 μm、温度漂移±30 K对耦合效率和光源波长的影响，给出补偿方案。
• 阶段四（第27~30章）：系统级链路预算与测试方案。整合光源、集成、耦合三部分数据，完成链路预算表，并设计晶圆级和封装级测试流程。

需要强调的是，本项目中的参数均为教学示例，用于说明工程决策的逻辑和方法，不代表任何实际产品的指标。在实际工程中，读者需要根据具体工艺线的设计规则和测试数据替换这些数值。

学习路径与先修要求

本课程假设读者已具备半导体物理基础（能带、PN结、发光复合）、电磁场与波导理论（模式、有效折射率、耦合模理论）以及基本的工艺认知（光刻、刻蚀、键合）。若这些基础有所欠缺，建议在进入第2章前回顾相关概念。课程中涉及的计算示例将给出完整公式和代入过程，便于读者自行验算。

从工程视角看，异质集成光源与硅光耦合的核心挑战可以概括为一句话：在材料不匹配、模场不匹配、热膨胀不匹配的三重约束下，实现高效率和可制造的光—硅界面。本课程的全部内容，都是围绕这句话展开的具体方法、参数和判断依据。