4. 良率的基本概念与评估指标
在异质集成光子工艺中，良率（Yield）是衡量“设计意图”与“制造现实”之间差距的核心指标。它回答一个非常直接的问题：一片晶圆上，或者一颗芯片上，究竟有多少比例的光子器件、电路或系统在制造完成后仍然满足功能与性能要求。良率不是一个单一数字，而是一组从不同层级、不同维度描述制造健康度的指标集合。理解这些指标的定义、计算方式与相互关系，是后续进行工艺容差分析、良率损失归因和工艺优化的前提。
4.1 良率的定义与基本计算
良率最基础的定义是：合格品数量与投入总数量的比值。在晶圆级制造中，通常写作：
良率 Y = 合格 Die 数 / 总 Die 数 × 100%这里的“合格”需要明确定义。对于异质集成光子芯片，合格判据可能包括：波导传输损耗低于阈值、微环谐振波长偏移在允许范围内、调制器消光比达标、探测器暗电流低于上限、耦合损耗满足指标等。不同产品、不同客户、不同应用场景下，合格判据不同，良率数值也会随之变化。因此，讨论良率时必须同时说明测试条件、判据和测试覆盖率，否则数字之间不具备可比性。
良率还可以从概率角度理解。若单个器件或结构的失效概率为 p，则其良率为 1−p。当一颗芯片上集成 N 个独立且必须全部正常工作的关键单元时，整颗芯片的良率近似为 (1−p)^N。这个简单关系揭示了一个重要事实：异质集成光子芯片集成度越高，单个器件的微小失效概率会被指数放大，对工艺一致性的要求急剧上升。
4.2 Wafer 级良率与 Die 级良率
Wafer 级良率（Wafer Yield）描述整片晶圆上合格 Die 的比例，反映的是整片晶圆在光刻、刻蚀、键合、减薄、金属化等全流程后的整体制造水平。它通常用于评估工艺线的稳定性和批次一致性。例如，一片 200 mm 晶圆上共有 500 个 Die，测试后 425 个通过全部判据，则 Wafer 级良率为 85%。
Die 级良率（Die Yield）则聚焦于单颗 Die 内部，描述该 Die 上所有关键器件或功能模块全部合格的概率。对于异质集成光子芯片，一颗 Die 上可能同时包含硅波导、III-V 激光器、锗探测器、氮化硅耦合器等多种异质结构，每种结构都有各自的失效概率。Die 级良率是这些结构良率的联合结果。Wafer 级良率与 Die 级良率的关系可以理解为：Wafer 级良率是 Die 级良率在整片晶圆上的统计平均，同时叠加了晶圆边缘效应、曝光场拼接、键合均匀性等空间分布因素。
4.3 功能良率与参数良率
功能良率（Functional Yield）关注器件或电路“是否能工作”，即是否具备基本功能。例如，激光器是否能起振、探测器是否能响应光信号、调制器是否能改变输出光强。功能良率通常由“通/断”型测试判定，判据相对宽松，主要排除 catastrophic failure，如断裂、短路、完全不发光、无响应等。
参数良率（Parametric Yield）则关注器件“工作得有多好”，即性能参数是否落在规格窗口内。例如，微环谐振波长是否在目标波长 ±0.2 nm 内、波导损耗是否低于 3 dB/cm、调制效率是否高于某阈值、暗电流是否低于 1 nA。参数良率对工艺波动极为敏感，是异质集成光子工艺中最具挑战性的良率维度。功能良率通常高于参数良率，因为一个器件可以“能工作”但“性能不达标”。
两者的关系可以用一个判断链来描述：先判断功能是否正常，再判断参数是否达标。只有同时通过功能测试和参数测试的 Die，才计入最终良率。因此，最终良率 ≤ 功能良率，且最终良率 ≤ 参数良率。
4.4 良率损失分析
良率损失分析（Yield Loss Analysis）的目标不是给出一个总良率数字，而是回答“良率损失发生在哪里、由什么引起、占比多少”。常用的分析维度包括：
- 按工艺步骤分解：光刻、刻蚀、键合、减薄、电极制备等各步骤后的良率损失。
- 按失效模式分解：波导断裂、键合空洞、激光器失效、探测器漏电、耦合偏移等。
- 按空间分布分解：晶圆中心、边缘、特定曝光场、特定区域。
- 按参数维度分解：波长偏移、损耗超标、消光比不足、暗电流过高等。
一个实用的做法是建立“良率损失帕累托图”：将各失效模式按造成损失的 Die 数量从高到低排列，优先解决占比最大的前几项。例如，某批次异质集成芯片总良率为 72%，其中键合空洞导致 12% 损失，微环波长偏移导致 9% 损失，激光器失效导致 5% 损失，其余为其他零星问题。那么工艺优化的第一优先级就是键合空洞控制。
4.5 常用良率模型
为了从统计角度描述和预测良率，工程上常用若干经典模型。它们最初多来自 CMOS 集成电路，但在异质集成光子工艺中同样具有参考价值。
| 模型 | 核心思想 | 适用场景 |
|---|---|---|
| 泊松模型 | Y = e^(−A·D)，A 为面积，D 为缺陷密度 | 缺陷随机且独立分布，适用于功能良率粗估 |
| Murphy 模型 | 假设缺陷密度服从三角形分布，Y = [(1−e^(−AD))/(AD)]² | 缺陷密度存在空间波动时的更真实估计 |
| 负二项模型 | 引入聚类因子 α，描述缺陷聚集效应 | 缺陷非随机、存在成簇现象时更准确 |
| Seeds 模型 | Y = 1/(1+A·D) | 大缺陷密度或高聚类情况下的经验模型 |
在异质集成光子工艺中，参数良率往往不完全服从上述基于“缺陷密度”的模型，因为波长偏移、耦合损耗等参数漂移更多来自连续分布的工艺波动，而非离散缺陷。此时更常用统计分布模型：假设关键参数服从正态分布 N(μ, σ²)，规格窗口为 [LSL, USL]，则参数良率可表示为：
Y_param = Φ((USL−μ)/σ) − Φ((LSL−μ)/σ)其中 Φ 为标准正态累积分布函数。这个表达式直接建立了“工艺波动 σ”与“参数良率”之间的定量关系。例如，若微环谐振波长目标为 1550 nm，规格窗口为 ±0.2 nm，当前工艺分布均值 1550.05 nm、标准差 0.12 nm，则可计算得到参数良率约为 89.4%。若将标准差压缩到 0.08 nm，良率可提升到约 96.9%。这为工艺容差分配提供了直接依据。
综合来看，良率评估不是单一数字的汇报，而是一套从 Wafer 到 Die、从功能到参数、从总良率到损失分解的完整指标体系。只有把良率拆解到具体工艺步骤、具体失效模式和具体参数分布，才能为异质集成光子工艺的容差分配和良率提升提供可操作的依据。