3. 晶圆级集成工艺流程总览

晶圆级集成不是把若干独立芯片“粘”在一起，而是从两片（或多片）晶圆进入产线开始，经过表面状态调控、纳米级对准、界面键合与后处理，最终形成具有电学互连和机械可靠性的堆叠结构。理解这条链条的关键，是把它看成一条界面演化链：每一步都在改变键合界面的化学状态、几何贴合度和应力分布，而后续步骤能否成功，往往取决于前序步骤留下的表面与形貌条件。

下面按实际产线顺序展开，并给出典型工艺窗口与判断依据。需要说明的是，文中参数为教学示例或行业常见范围，具体数值需以实际设备、材料和工艺验证为准。

一、晶圆准备：从来料到可键合状态

晶圆准备阶段的目标是让两片晶圆在进入键合腔前具备一致的厚度、平整度和洁净度。对于硅基光子晶圆，常见来料包括已完成波导、调制器、探测器等前道工艺的SOI晶圆，以及用于盖帽或支撑的硅、玻璃或铌酸锂晶圆。

关键动作包括：厚度与总厚度变化（TTV）检测，通常要求TTV小于1 μm，键合面局部平整度优于0.5 μm；边缘倒角与颗粒检查，避免边缘崩边和大于0.5 μm的颗粒成为键合空洞源；标识与批次追溯，记录晶圆编号、前道工艺批次和表面终止状态。若晶圆表面有光刻胶残留或金属污染，需在进入键合前完成清洗，否则会在后续退火中形成界面缺陷。

二、表面处理：决定键合机制的核心步骤

表面处理直接决定键合是依靠范德华力、氢键还是共价键。以亲水性硅-硅键合为例，典型流程为：SC1（NH₄OH/H₂O₂/H₂O）清洗→去离子水冲洗→氮气吹干→等离子活化（O₂或Ar，功率100～300 W，时间30～120 s）→稀HF或BOE短时处理→再次去离子水冲洗。处理后表面应呈现高密度羟基（-OH），接触角通常降至5°～15°，表明亲水性良好。

若采用等离子体活化，需注意活化后表面会在数十分钟内重新吸附碳氢污染物，因此从活化到进入键合腔的间隔应控制在30 min以内。对于金属键合（如Cu-Cu），则需增加酸洗和还原步骤，去除Cu表面氧化物，使接触电阻可控。

三、对准：把光路和电路放到正确位置

对准是晶圆级集成中精度要求最高的环节之一。对于光子芯片，波导耦合对横向偏移极为敏感：以220 nm厚SOI波导为例，横向偏移超过0.2 μm就可能带来数dB的耦合损耗。因此，对准系统通常采用红外相机穿透上层晶圆，识别下层晶圆上的对准标记，再通过压电平台完成X/Y/θ三轴调整。

实际操作中，先做粗对准（精度约±5 μm），再做精对准（精度优于0.5 μm）。判断对准是否合格，不能只看标记图像重合，还要在键合后通过红外透射或X射线成像检查波导与光栅的相对位置。若发现系统性偏移，应检查标记设计是否考虑了键合后的热膨胀差异。

四、键合：从接触到成键

键合阶段通常分两步：预键合和退火强化。预键合在室温、低压力（0.1～0.5 MPa）下进行，使两片晶圆通过范德华力或氢键贴合，形成初始强度。此时界面强度较低，需避免机械冲击。随后进入退火炉，在200～400 °C、真空或氮气环境下保温1～3 h，使界面羟基脱水缩合，形成Si-O-Si共价键，键合强度可提升至1～3 J/m²。

对于Cu-Cu热压键合，温度通常提高到300～400 °C，压力5～20 MPa，保温30～60 min，同时需要甲酸或氢气辅助还原Cu表面氧化物。判断键合质量的核心指标是空洞率和键合强度。空洞率可通过超声扫描（C-SAM）测量，一般要求小于5%；键合强度可用裂纹扩展法或拉伸测试评估。

五、后处理与检测：让堆叠结构可用

键合完成后，晶圆堆叠体还需要经过减薄、互连和检测。减薄通常采用研磨加CMP，将上层晶圆减至10～50 μm，以露出TSV或便于后续光耦合。减薄过程中需控制总厚度变化，避免因应力释放导致晶圆翘曲。互连环节包括TSV刻蚀、绝缘层沉积、金属填充和CMP平坦化，最终形成上下层之间的电学通路。

检测贯穿整个链条：键合前检查表面颗粒和接触角，键合后检查空洞和对准精度，减薄后检查厚度均匀性，互连后检查通断和电阻。只有每一步都有明确的判断依据，整条工艺链才具备可重复性。

把这条链条串起来看，晶圆级集成的难点不在于某一步“能不能做”，而在于每一步留下的界面状态是否被下一步正确继承。表面处理决定键合机制，对准决定光路精度，键合决定机械与电学可靠性，后处理决定最终结构是否可用。理解这条链的因果关系，比记住单个参数更重要。