1. 光子芯片键合与晶圆级集成导论

光子芯片键合与晶圆级集成，是把分立的光子器件、电子芯片、光纤接口乃至微流控结构，通过材料界面连接与晶圆级工艺，组合成可量产、可封装、可测试的光电系统。它既不是单纯的“粘芯片”，也不是传统CMOS封装工艺的简单移植，而是围绕光、电、热、力四种物理量在界面处的协同传递，重新设计材料、结构与工艺窗口的一门交叉工程。

从技术范畴看，这门课程覆盖三条主线。第一条是键合界面工程：包括直接键合（Si-Si、SiO₂-SiO₂、InP-Si等）、中介层键合（BCB、SU-8、金属共晶AuSn、Cu-Cu热压）、以及异质集成常用的微转印与倒装焊。第二条是晶圆级集成流程：从晶圆清洗、表面活化、对准、预键合、退火、减薄、TSV/光耦合结构制作，到划片与封装测试。第三条是光电协同设计：键合界面的光学损耗、电学寄生、热阻与机械应力，必须在版图阶段就与器件设计联合优化，而不是等流片后再补救。

核心挑战可以归纳为四个“界面失配”。其一是晶格与热膨胀失配：InP与Si的热膨胀系数分别约为4.6×10⁻⁶/K和2.6×10⁻⁶/K，键合后降温会产生剪切应力，导致波导折射率漂移甚至开裂。其二是光学模式失配：硅波导模场直径通常约0.5～1 μm，而单模光纤约9～10 μm，键合界面若存在空气隙或胶层厚度不均，回波损耗与插入损耗会迅速恶化。其三是电学与热学耦合：键合层若同时承担电连接与散热，其厚度、电阻率和热导率需要折中，例如BCB热导率仅约0.3 W/(m·K)，而Cu-Cu键合可达300 W/(m·K)以上。其四是洁净度与颗粒控制：一个大于0.5 μm的颗粒即可在键合界面形成空洞，导致局部未键合区域，在后续减薄或回流中扩展为裂纹。

典型应用场景决定了工艺路线的取舍。在数据中心光互连中，硅光收发模块要求InP激光器与Si波导异质集成，键合界面需同时满足低损耗（<1 dB）与高散热（>100 W/(m·K)），因此Cu-Cu键合或微转印后局部键合更受青睐。在激光雷达与传感中，光学相控阵与探测器阵列需要晶圆级对准，键合精度直接决定光束偏转精度，通常要求套刻误差小于100 nm。在量子光子与生物传感中，材料体系更复杂（如LiNbO₃、SiN、AlN），键合温度必须低于300 ℃以避免材料退极化或生物层失活，BCB与表面活化直接键合成为主要选择。

课程任务地图围绕“设计—工艺—测试—迭代”闭环展开。第一阶段建立界面物理图像：理解键合能、空洞率、热应力与光学回损之间的定量关系。第二阶段掌握工艺窗口：以Si-InP异质集成与Si-Si直接键合为两条主线，完成清洗、活化、对准、退火、减薄的全流程参数设计。第三阶段进入晶圆级集成：学习TSV、光栅耦合器、模斑转换器的协同制作，以及划片与封装中的应力释放。第四阶段是测试与失效分析：通过红外透射、超声扫描、剪切测试、暗电流与光谱响应，判断键合质量并回溯工艺参数。

一个具体的教学示例可以帮助建立量级感。假设用BCB键合Si波导与InP增益芯片，BCB厚度控制在1.5 μm，固化温度250 ℃，保温1小时。若界面存在直径20 μm的空洞，在1550 nm波长下，该空洞引起的散射损耗约为0.2～0.5 dB；若空洞扩展到50 μm，损耗可超过1.5 dB，并可能在温度循环中扩展为分层。因此，工艺开发中通常把“空洞率<1%”和“单孔直径<10 μm”作为键合质量的门限。这些数值属于典型教学示例范围，实际项目需根据器件结构、光场分布与可靠性要求重新标定。