1. 课程导入与链路全景

高速光接收前端链路，指的是从光电探测器（PD，Photodetector）输出微弱电流开始，到限幅放大器（LA，Limiting Amplifier）或模数转换器（ADC）输入端为止的模拟信号调理通路。它承担的任务非常明确：把光信号经 PD 转换得到的纳安至毫安级电流，经过跨阻放大、带宽整形、直流恢复与电平判决，最终变成后级 CDR（时钟数据恢复）或 DSP 能够可靠识别的差分电压信号。在 25G/50G/100G 乃至 200G PAM4 光模块中，这条链路的性能直接决定了接收灵敏度、误码率（BER）和动态范围。

理解这条链路，首先要建立清晰的信号流概念。光信号进入 PD 后产生光电流 I_pd，其交流分量携带数据信息，直流分量则与平均光功率成正比。跨阻放大器（TIA）将电流转换为电压，转换比例由反馈电阻 R_f 决定，即 V_out ≈ I_pd × R_f。TIA 的输出通常为单端小摆幅电压，随后进入后级电压放大器或限幅放大器，完成增益提升、差分转换和幅度限幅。若链路中需要直流耦合，还会插入直流恢复（DCR）或基线漂移补偿电路，以应对消光比变化和长连零导致的基线漂移。

从模块划分来看，前端链路可以归纳为四个核心环节。第一是光电转换，由 PD 完成，其响应度 R（单位 A/W）决定了同样光功率下能产生多少光电流。第二是跨阻放大，TIA 是链路中噪声和带宽矛盾最突出的节点：增大 R_f 可以提高增益、降低输入等效噪声，但会压缩带宽，因为 TIA 的 -3dB 带宽近似为 f_-3dB ≈ 1/(2πR_fC_t)，其中 C_t 是 PD 结电容与输入寄生电容之和。第三是电压增益与限幅，后级放大器需要提供足够的增益以驱动 CDR，同时在大输入时进入限幅状态，避免输出过驱。第四是直流恢复与输出缓冲，保证在消光比变化、温度漂移和长连零码型下，判决阈值仍然稳定。

设计目标之间往往互相牵制。以 25Gbps NRZ 接收机为例，若 PD 响应度 R=0.8A/W，目标灵敏度为 -18dBm（约 15.8μW），则平均光电流约为 0.8×15.8μW≈12.6μA。若 TIA 反馈电阻取 R_f=2kΩ，则输出摆幅约 12.6μA×2kΩ≈25mV，后级需要约 20dB 增益才能达到 250mV 差分摆幅。但 R_f=2kΩ 与 C_t=0.3pF 组合的带宽仅约 1/(2π×2k×0.3p)≈265MHz，远不足以支持 25Gbps。因此实际设计必须引入电感峰化、Cherry-Hooper 结构或分布式放大器来扩展带宽，同时用低噪声工艺和均衡手段补偿灵敏度损失。

性能指标体系可以按“输入—传输—输出”三个层面来组织。输入层面关注灵敏度、过载光功率和响应度；传输层面关注 -3dB 带宽、群时延波动、总谐波失真和输入等效噪声谱密度；输出层面关注差分摆幅、共模电平、输出回波损耗和眼图张开度。对于 PAM4 系统，还需要额外关注线性度、电平失配和信噪比（SNR），因为四电平判决对幅度压缩和噪声的容忍度远低于 NRZ。

需要特别强调的是，前端链路并不是孤立存在的。它的输出要匹配 CDR 的输入灵敏度和均衡能力，它的输入要匹配 PD 的电容和偏置条件，它的电源和地回路要与模块整体屏蔽设计协同。很多现场问题——比如灵敏度劣化、眼图闭合、误码平台——根源并不在 TIA 本身，而在 PD 偏置滤波、键合线电感、电源纹波或 DCR 环路带宽选择不当。因此，掌握链路全景的意义在于：遇到问题时能快速定位到具体环节，而不是盲目更换器件或反复调参。