3. 外延层关键参数与缺陷分类
SiC外延层的质量评价，本质上要同时回答两个问题：参数是否落在目标窗口内，以及缺陷是否被控制在可接受水平。前者决定器件的击穿电压、导通电阻和阈值稳定性，后者决定良率、可靠性与长期退化行为。因此，理解外延质量必须建立一套“参数—缺陷—影响”的分类框架，而不是孤立地看某一项指标。
一、厚度与掺杂浓度：外延层的两个基准参数
外延层厚度直接决定器件的耐压能力。以4H-SiC肖特基二极管为例，若目标击穿电压为1200 V，漂移区掺杂浓度通常设计在约5×1015 cm-3至1×1016 cm-3，对应外延厚度约10～12 μm。厚度不足会导致击穿电压提前塌陷；厚度过大则增加导通电阻和材料成本。厚度通常通过傅里叶变换红外光谱（FTIR）或汞探针电容—电压法测量，前者适合在线快速监控，后者可同时提取掺杂信息。
掺杂浓度决定漂移区电阻和电场分布。掺杂偏高会降低击穿电压，偏低则使导通电阻上升。掺杂浓度常用汞探针C-V法或二次离子质谱（SIMS）标定。C-V法通过测量耗尽层电容随偏压的变化，由C = εA/W和W = √(2εV/qND)反推载流子浓度分布，适合快速获得纵向掺杂剖面；SIMS则提供总杂质浓度，但无法区分电活性杂质与补偿杂质。
二、均匀性指标：从“平均值合格”到“全片可控”
外延片的质量不能只看中心点。厚度均匀性和掺杂均匀性通常以全片标准差与均值之比表示，即Uniformity = (σ/mean) × 100%。对于4英寸SiC外延片，厚度均匀性一般要求≤3%，掺杂均匀性≤5%；6英寸片则更严格。均匀性差会导致器件参数分散，例如同一片上的MOSFET阈值电压漂移，或肖特基二极管击穿电压分布展宽。
均匀性评价通常需要多点测量：中心、半径1/2处、边缘等位置，形成径向分布图。若边缘厚度偏薄，往往与气流分布、旋转速率或温度梯度有关；若掺杂边缘偏高，则可能来自背景掺杂或记忆效应。均匀性指标是连接“单点参数”与“整片良率”的桥梁。
三、缺陷分类框架：点、线、面、体
外延缺陷按几何维度可分为四类，这一分类框架有助于快速定位缺陷来源和影响范围。
- 点缺陷：包括碳空位、硅空位、杂质替位、反位缺陷等，尺寸在原子尺度。它们通常不直接可见，但会形成深能级，影响载流子寿命和掺杂效率。例如碳空位相关缺陷可能引起载流子陷阱效应，导致器件动态导通电阻退化。
- 线缺陷：主要是位错，如基面位错、刃位错、螺位错。外延层中的位错常继承自衬底，也可能在生长过程中产生。位错本身不一定致命，但会作为漏电通道或杂质扩散路径。例如贯穿刃位错在反向偏压下可能诱发微等离子体击穿。
- 面缺陷：包括层错、堆垛层错、反相畴界等。SiC中常见的基面层错会在外延层中扩展，导致载流子迁移率下降和正向压降漂移。面缺陷通常与生长温度、C/Si比和衬底表面状态密切相关。
- 体缺陷：包括空洞、夹杂物、多晶硅包裹体、裂纹等，尺寸从微米到毫米级。它们往往直接造成器件短路或开路，属于致命缺陷。体缺陷多来源于生长过程中的颗粒污染、气流扰动或衬底损伤。
四、参数与缺陷的关联：分类框架的实际用法
在实际外延质量控制中，参数与缺陷不是两套独立体系。厚度和掺杂浓度决定器件的“设计窗口”，均匀性决定“窗口内的一致性”，而缺陷分类则解释“为什么某些点会超出窗口”。例如，若掺杂均匀性突然变差，同时表面出现三角形缺陷，往往提示生长初期成核不良或气流不稳定；若厚度均匀性合格但击穿电压分布异常，则需重点排查位错和层错密度。
一个实用的判断顺序是：先确认厚度和掺杂浓度是否在目标范围内，再检查均匀性是否满足片内和片间要求，最后结合缺陷密度和类型判断是否放行。对于高压器件，位错和层错的控制优先级通常高于点缺陷；对于高频器件，点缺陷引起的载流子寿命下降可能更关键。
五、分类框架的工程意义
把厚度、掺杂浓度、均匀性指标与点、线、面、体缺陷放在同一框架下，最大的好处是让质量判断有层次。厚度和掺杂浓度是“硬门槛”，不达标直接报废；均匀性是“一致性门槛”，决定整片良率；缺陷分类则是“机理门槛”，帮助判断问题出在衬底、生长还是后处理。例如，若外延层厚度和掺杂均合格，但击穿电压分布出现双峰，通常提示存在两类不同来源的缺陷，需要分别用阴极荧光或X射线形貌术定位。
在实际产线中，这一框架也对应不同的检测手段：FTIR和C-V负责参数，表面缺陷检测仪负责面缺陷和体缺陷，光致发光或深能级瞬态谱负责点缺陷和部分线缺陷。只有把参数窗口和缺陷分类结合起来，才能形成完整的外延质量放行标准。