1. 课程导入与SiC外延概述

碳化硅（SiC）功率器件正在电动汽车主驱逆变器、光伏逆变器、储能变流器、轨道交通牵引和工业电源中快速替代硅基IGBT与MOSFET。推动这一替代的核心，是SiC材料本身的物理优势：禁带宽度约3.26 eV（4H-SiC），约为硅的3倍；临界击穿电场约2.2～3 MV/cm，约为硅的10倍；热导率约370～490 W/(m·K)，约为硅的3倍。这些参数共同决定了SiC器件可以在更高电压、更高温度和更高开关频率下工作，同时显著降低导通损耗与开关损耗。

但SiC器件的性能并不是由衬底单独决定的。真正承载耐压、导通和开关行为的是生长在衬底之上的外延层。以典型的1200 V SiC MOSFET为例，其漂移区通常由厚度约10～12 μm、掺杂浓度约5×10¹⁵～1×10¹⁶ cm^-3的n型外延层构成。外延层的厚度决定器件的击穿电压上限，掺杂浓度决定导通电阻，而外延层中的缺陷则直接决定器件良率、可靠性和长期稳定性。因此，SiC外延不是简单的“材料准备工序”，而是功率器件性能与质量的第一道决定性关口。

SiC外延中的缺陷种类繁多，且与硅外延有本质差异。常见缺陷包括：基面位错（BPD），它在外延层中可能转化为堆垛层错，导致双极性器件正向压降漂移；贯穿螺型位错（TSD），可能形成漏电通道；贯穿刃型位错（TED），影响外延层均匀性；堆垛层错（SF），在器件工作时扩展，造成导通电阻退化；三角缺陷，通常与3C-SiC多型夹杂有关，是外延表面常见的致命缺陷；胡萝卜缺陷，尺寸较大，直接导致器件失效；以及表面划痕、台阶聚集、掺杂不均匀等。这些缺陷的起源既可能来自衬底，也可能在外延生长过程中被引入或放大。

缺陷控制的重要性体现在三个层面。第一是良率：一个10 mm×10 mm的SiC芯片上，若致命缺陷密度为1 cm^-2，则芯片良率约90%；若缺陷密度升至5 cm^-2，良率降至约60%。第二是可靠性：BPD和堆垛层错在器件长期工作过程中会扩展，导致导通电阻漂移，这是SiC双极性器件特有的退化机制。第三是一致性：外延层厚度和掺杂浓度的片内均匀性直接影响器件参数的分散度，进而影响并联使用和模块匹配。

本课程共30章，按照“基础—缺陷—工艺—质量”四条主线展开。基础篇建立SiC材料物理与外延生长的基本概念，包括晶型、极性面、台阶流生长机制、C/Si比与生长速率的关系。缺陷篇系统梳理各类缺陷的形貌、起源、在外延中的演化规律，以及它们与器件退化的对应关系。工艺篇聚焦实际外延生长中的关键控制手段：温度、压力、C/Si比、生长速率、掺杂气体流量、缓冲层设计、原位刻蚀等。质量篇则覆盖检测与表征方法，包括AFM、XRD、PL、缺陷扫描、CV/汞探针掺杂测试、厚度映射、表面颗粒检测，以及良率分析与统计过程控制。

学习本课程后，读者应能建立以下能力：看到一张外延片缺陷分布图，能判断主要缺陷类型及其可能来源；拿到一组外延工艺参数，能分析其对厚度、掺杂和缺陷密度的影响方向；面对器件电性异常，能回溯到外延层中可能的缺陷或参数偏差。这些能力不是靠记忆概念获得的，而是通过理解“参数—生长—缺陷—器件”之间的因果链逐步建立的。

需要特别强调的是，SiC外延缺陷控制与硅工艺有本质区别。硅外延中，衬底缺陷密度已极低，外延层质量主要受工艺洁净度控制；而SiC衬底中仍存在大量位错，外延层中的许多缺陷是衬底缺陷的“继承”或“转化”。例如，衬底中的BPD在外延生长过程中可能转化为堆垛层错，也可能在器件工作过程中因电子-空穴复合而扩展。这意味着SiC外延质量控制必须同时关注衬底质量和外延工艺，二者不可分割。

另一个关键认知是：外延层的厚度和掺杂浓度并非越高越好或越低越好，而是需要与目标器件电压等级精确匹配。以1200 V器件为例，若外延厚度不足，击穿电压达不到设计值；若厚度过大，导通电阻增加，器件损耗上升。掺杂浓度同样存在最优区间。这种“匹配”关系贯穿整个课程，也是后续工艺参数优化的核心逻辑。

从工程实践角度看，SiC外延的质量控制最终要落到可测量的指标上。常用的外延片质量指标包括：厚度均值与标准差、掺杂浓度均值与标准差、片内均匀性（通常要求厚度均匀性≤3%，掺杂均匀性≤5%）、表面缺陷密度（致命缺陷≤0.5 cm^-2）、表面粗糙度（RMS≤0.5 nm）、以及位错密度（BPD≤1 cm^-2，TSD≤0.1 cm^-2）。这些指标既是工艺水平的体现，也是器件良率的直接输入。