3. 中断系统基础：NVIC中断控制器、中断优先级、中断向量表、中断使能与屏蔽

中断系统是MCU响应外部或内部异步事件的硬件机制。在串口UART驱动中，中断服务函数（ISR）的正确实现依赖于对中断控制器（NVIC）、优先级分组、向量表映射以及使能/屏蔽操作的深入理解。本章将系统梳理中断系统的四大核心模块，为后续编写UART中断收发驱动奠定基础。

3.1 NVIC中断控制器

嵌套向量中断控制器（Nested Vectored Interrupt Controller, NVIC）是ARM Cortex-M系列MCU中管理中断的核心外设。它负责中断的使能、挂起、优先级裁决以及向量表查找。

3.2 中断优先级

中断优先级决定了当多个中断同时触发时，CPU优先响应哪一个。ARM Cortex-M使用抢占优先级和子优先级两级结构，通过SCB->AIRCR寄存器中的PRIGROUP位域进行分组。

优先级分组规则

• 抢占优先级：决定是否打断当前正在执行的中断服务函数。数值越小，优先级越高。
• 子优先级：当两个中断的抢占优先级相同时，子优先级决定响应顺序。数值越小，优先级越高。
• 分组方式：4位优先级寄存器被拆分为抢占位和子位，常见分组为3位抢占+1位子优先级（即16级抢占，2级子优先级）。

3.3 中断向量表

中断向量表（Vector Table）是存储在Flash或RAM中的一张地址映射表，每个中断源对应一个入口地址，即中断服务函数（ISR）的起始地址。当NVIC裁决某个中断被响应时，CPU直接从向量表中取出对应的ISR地址并跳转执行。

3.4 中断使能与屏蔽

中断使能控制中断源是否能够触发CPU响应；中断屏蔽则用于在临界区临时关闭所有中断或特定优先级的中断，防止数据竞争。

中断使能操作

// 使能UART1中断（以STM32为例）
NVIC_EnableIRQ(USART1_IRQn);   // 设置NVIC->ISER[0]对应位

// 除能UART1中断
NVIC_DisableIRQ(USART1_IRQn);  // 设置NVIC->ICER[0]对应位

// 设置中断优先级（抢占优先级2，子优先级0）
NVIC_SetPriority(USART1_IRQn, NVIC_EncodePriority(NVIC_GetPriorityGrouping(), 2, 0));

中断屏蔽机制

3.5 中断响应流程

当中断事件发生时，CPU按照以下硬件自动流程执行：

1. 中断检测：NVIC检测到中断请求（IRQ）有效且未被屏蔽。
2. 优先级裁决：比较当前中断与正在执行中断的优先级，若更高则抢占。
3. 入栈保护：自动将R0-R3、R12、LR、PC、xPSR压入当前栈（MSP或PSP）。
4. 向量表查找：从向量表中读取对应中断号的ISR地址。
5. 跳转执行：PC跳转到ISR地址，开始执行中断服务函数。
6. 出栈返回：ISR执行完毕后，执行BX LR指令，硬件自动出栈恢复现场。

3.6 中断嵌套与抢占

Cortex-M支持中断嵌套（Nesting），即高优先级中断可以抢占正在执行的低优先级中断服务函数。NVIC通过以下机制保证嵌套安全：

• 自动入栈：每次中断响应时，硬件自动保存当前上下文，无需软件保存。
• 优先级屏蔽：在ISR执行期间，NVIC自动屏蔽同级和低优先级中断，防止递归抢占。
• 尾链技术：当低优先级ISR执行完毕，若此时有高优先级中断等待，CPU直接进入高优先级ISR，跳过出栈/入栈过程，减少延迟。

3.7 常见问题与避坑指南