2. MCU 串口硬件结构：USART 模块深度解析

在编写高效、可靠的 UART 中断服务函数之前，必须深入理解 MCU 内部 USART 模块的硬件构成。本章将拆解 USART 的四大核心单元：模块框图、发送器、接收器以及波特率发生器，并解析硬件流控制（RTS/CTS）的工作原理。

2.1 USART 模块整体框图

下图展示了典型 MCU 中 USART 模块的内部架构。数据流从 CPU/总线接口进入，经过发送器或接收器路径，最终通过外部引脚与外界通信。波特率发生器为收发双方提供精确的移位时钟。

2.2 发送器结构详解

发送器负责将并行数据转换为串行位流，并通过 TX 引脚输出。其核心组件包括：

2.3 接收器结构详解

接收器从 RX 引脚采集串行位流，将其转换为并行数据。其核心组件包括：

2.4 波特率发生器

波特率发生器为 USART 提供精确的移位时钟。其计算公式如下：

// 标准 USART 波特率计算公式
// 过采样模式：oversampling = 16 (常用) 或 8
// USARTDIV = 外设时钟频率 / (oversampling * 目标波特率)

// 示例：系统时钟 72 MHz，目标波特率 115200，过采样 16
// USARTDIV = 72000000 / (16 * 115200) = 39.0625

// 整数部分：DIV_Mantissa = 39
// 小数部分：DIV_Fraction = 0.0625 * 16 = 1

// 写入波特率寄存器：
// BRR = (DIV_Mantissa << 4) | DIV_Fraction
// BRR = (39 << 4) | 1 = 625

2.5 硬件流控制（RTS/CTS）

硬件流控制通过 RTS（请求发送）和 CTS（清除发送）信号线，实现收发双方的数据流同步，防止接收缓冲区溢出。

RTS/CTS 工作流程：

1. 接收方准备就绪：设备 B 的接收缓冲区有空闲空间时，其 RTS 引脚输出有效电平（低电平），通知设备 A 可以发送数据。
2. 发送方检测 CTS：设备 A 在发送数据前，检查其 CTS 引脚电平。若 CTS 为有效电平，则允许发送；否则暂停发送。
3. 接收方缓冲区满：当设备 B 的接收缓冲区接近满时，其 RTS 引脚输出无效电平（高电平），设备 A 检测到 CTS 无效后立即停止发送。
4. 恢复发送：设备 B 处理完数据后，重新拉低 RTS，设备 A 检测到 CTS 有效后继续发送。

2.6 本章小结