3. GIC 架构概述：GICv2/v3/v4 演进历史、GIC在SoC中的位置、中断类型(SPI/PPI/SGI/LPI)

3.1 GIC 演进历史：从 v2 到 v4

通用中断控制器（Generic Interrupt Controller, GIC）是 ARM 架构中标准化的中断管理单元。随着多核处理器、虚拟化技术及高密度服务器场景的需求演进，GIC 经历了四个主要版本的迭代。下表总结了各版本的核心差异与关键特性：

3.2 GIC 在 SoC 中的位置

GIC 位于处理器核心（PE）与外设/软件之间，是中断信号的汇聚与分发中心。下图展示了 GICv3 在典型 ARM SoC 中的系统级位置：

3.3 中断类型详解：SPI / PPI / SGI / LPI

GIC 将中断源划分为四种类型，每种类型在触发方式、路由目标和配置粒度上各有不同。理解这些类型是编写正确中断处理程序的基础。

3.3.1 共享外设中断 (SPI)

• 中断号范围： GICv2: ID32~ID1019; GICv3: ID32~ID1023
• 触发方式： 电平触发 (Level-sensitive) 或边沿触发 (Edge-triggered)，可编程配置
• 路由目标： 可路由到任意一个或多个 PE（通过 Distributor 配置）
• 典型用途： UART、I2C、SPI、GPIO、DMA 等 SoC 内部外设
• 关键特性： 多个 PE 可以共享同一个 SPI 中断源，但通常只由一个 PE 处理

3.3.2 私有外设中断 (PPI)

• 中断号范围： ID16~ID31
• 触发方式： 电平触发或边沿触发，可编程配置
• 路由目标： 固定路由到特定的单个 PE，不可跨 PE 路由
• 典型用途： 每个 PE 私有的 Timer、PMU (Performance Monitor Unit)、CTI (Cross Trigger Interface)
• 关键特性： 每个 PE 都有自己独立的 PPI 实例，配置寄存器也独立

3.3.3 软件生成中断 (SGI)

• 中断号范围： ID0~ID15
• 触发方式： 仅边沿触发 (由软件写入 GICD_SGIR/ICC_SGI1R 寄存器触发)
• 路由目标： 可定向到指定 PE 或 PE 组，支持广播和定向发送
• 典型用途： 核间通信 (IPI)、操作系统调度、TLB 刷新、CPU 热插拔
• 关键特性： 发送方可指定目标 PE 的亲和性 (Affinity)，GICv3 支持 16 个 SGI 通道

3.3.4 本地特定外设中断 (LPI)

• 中断号范围： 8192~ (16-bit 空间，最多 65536 个)
• 触发方式： 仅电平触发 (消息中断，基于写操作)
• 路由目标： 通过 ITS (Interrupt Translation Service) 进行转译和路由
• 典型用途： PCIe MSI/MSI-X、NVMe、高速网络控制器、GPU
• 关键特性： 支持中断数量巨大、可动态配置、支持虚拟化直接注入 (vLPI)

3.4 中断类型对比总结

3.5 中断处理流程概览 (GICv3 视角)

一个典型的中断从外设产生到 CPU 处理，经过以下关键阶段：

1. 中断产生： 外设 (如 UART) 拉高中断请求线 (SPI)，或通过 PCIe 写消息产生 LPI。
2. Distributor 仲裁： GICD 根据优先级、使能位和路由配置，选择最高优先级的中断，发送给目标 Redistributor。
3. Redistributor 转发： Redistributor 接收中断，检查该 PE 的优先级掩码，若中断优先级高于当前 PE 的优先级掩码，则向 PE 发送 IRQ 信号。
4. PE 响应： PE 进入中断模式，读取 ICC_IAR0_EL1 (或 ICC_IAR1_EL1) 寄存器获取中断 ID，硬件自动清除该中断的 pending 状态 (对于边沿触发)。
5. 中断处理： 执行中断服务例程 (ISR)，完成必要的设备操作。
6. 中断结束： 写入 ICC_EOIR0_EL1 (或 ICC_EOIR1_EL1) 寄存器，通知 GIC 中断处理完成，允许下一个中断被递送。