2. ARM Cortex-A 异常模型：异常类型、向量表与处理模式

ARM Cortex-A 处理器的异常模型是中断控制器 GIC 驱动开发的底层硬件基础。理解异常类型、向量表基地址以及处理模式与寄存器组的关系，是编写可靠中断处理程序的前提。本章将系统梳理 ARMv7-A 和 ARMv8-A 架构下的异常模型核心概念。

2.1 异常类型与优先级

ARM Cortex-A 处理器支持多种异常源，每种异常对应一个固定的优先级和入口地址。下表列出了 ARMv7-A 架构下的主要异常类型及其属性：

2.2 异常向量表基地址

异常向量表是处理器在发生异常时跳转的目标地址集合。ARM Cortex-A 支持两种向量表基地址配置方式：

• 低向量（Low Vectors）：基地址固定为 0x00000000，用于传统裸机或简单系统。
• 高向量（High Vectors）：基地址固定为 0xFFFF0000，通常由 Linux 内核使用。

在 ARMv7-A 中，通过协处理器 CP15 的 c1 寄存器（SCTLR）的 V 位选择：

MRC p15, 0, r0, c1, c0, 0   ; 读取 SCTLR
ORR r0, r0, #(1 << 13)      ; 设置 V 位，选择高向量
MCR p15, 0, r0, c1, c0, 0   ; 写入 SCTLR

向量表在内存中的布局如下（每个向量占用 4 字节，存放一条跳转指令）：

2.3 异常处理模式与寄存器组

ARM Cortex-A 处理器在进入异常时，会自动切换到对应的处理器模式。每种模式拥有独立的寄存器组（Banked Registers），用于保存上下文。下表展示了各模式下的寄存器映射关系：

2.4 异常处理流程

当 ARM Cortex-A 处理器检测到异常时，硬件自动执行以下操作：

1. 保存返回地址：将当前 PC 值存入对应模式的 R14（LR）寄存器。
2. 保存 CPSR：将当前 CPSR 值存入对应模式的 SPSR 寄存器。
3. 切换模式：修改 CPSR 的模式位，切换到对应的异常模式。
4. 禁用中断：设置 CPSR 的 I 位（IRQ 禁用）和 F 位（FIQ 禁用），防止嵌套中断。
5. 跳转向量表：根据异常类型，从向量表基地址 + 偏移处读取指令并执行。

以下是一个典型的 IRQ 中断处理程序入口代码示例：

.section .vectors, "ax"
.global _start

_start:
    ldr pc, reset_handler        @ 0x00: Reset
    ldr pc, undef_handler        @ 0x04: Undefined Instruction
    ldr pc, svc_handler          @ 0x08: Supervisor Call
    ldr pc, pabt_handler         @ 0x0C: Prefetch Abort
    ldr pc, dabt_handler         @ 0x10: Data Abort
    nop                          @ 0x14: Reserved
    ldr pc, irq_handler          @ 0x18: IRQ
    ldr pc, fiq_handler          @ 0x1C: FIQ

irq_handler:
    sub lr, lr, #4               @ 修正返回地址
    srsdb sp!, #0x12             @ 保存 LR_irq 和 SPSR_irq 到 IRQ 栈
    cpsid i, #0x13               @ 切换到 SVC 模式，仍禁用 IRQ
    push {r0-r3, r12, lr}       @ 保存被调用者寄存器

    @ 调用 GIC 中断处理函数
    bl gic_handle_irq

    pop {r0-r3, r12, lr}        @ 恢复寄存器
    rfeia sp!                    @ 从栈恢复 PC 和 CPSR

2.5 ARMv8-A 异常模型差异

ARMv8-A（AArch64）引入了全新的异常模型，与 ARMv7-A 有显著不同：

• 异常级别（Exception Levels）：EL0（用户态）、EL1（内核态）、EL2（虚拟化）、EL3（安全监控）。
• 向量表基地址：通过 VBAR_EL1、VBAR_EL2、VBAR_EL3 分别配置。
• 向量表大小：每个向量条目占用 128 字节（32 条指令），支持同步异常、IRQ、FIQ 和 SError。
• 寄存器组：每个异常级别拥有独立的 SP_ELx、SPSR_ELx、ELR_ELx 寄存器。

下表对比了 ARMv7-A 和 ARMv8-A 在中断处理方面的关键差异：

2.6 异常模型与 GIC 的交互

GIC 作为中断控制器，其输出信号（IRQ/FIQ）直接连接到处理器的异常输入引脚。下图展示了从外设中断到处理器异常处理的完整链路：

在 GIC 驱动开发中，需要重点关注以下与异常模型相关的配置点：

• 中断信号类型：GIC 可以配置为输出 IRQ 或 FIQ，驱动需根据处理器模式选择对应的向量表条目。
• 中断优先级分组：GIC 支持优先级分组（Group 0/1），Group 0 中断通常路由到 FIQ，Group 1 路由到 IRQ。
• 中断确认与完成：处理器在中断处理程序中必须通过 GIC CPU 接口寄存器（ICC_EOIR）发送中断完成信号，否则 GIC 不会发送后续中断。
• 嵌套中断：在 IRQ 处理程序中，如果需要支持高优先级中断抢占，必须手动重新使能 IRQ（清除 CPSR 的 I 位），并保存/恢复嵌套上下文。