2. 配置空间基础：PCIe配置空间结构（Type0/Type1）、Capability链表机制、配置空间访问方法（I/O与MMCFG）

2.1 PCIe配置空间概述

PCIe配置空间是设备与系统软件（如BIOS、操作系统内核、驱动）进行交互的核心接口。每个PCIe功能（Function）都拥有独立的配置空间，大小为4KB（0x000 – 0xFFF）。系统通过配置空间完成设备发现、资源分配、中断配置、错误报告等关键操作。

配置空间的前256字节（0x00 – 0xFF）与PCI规范完全兼容，称为PCI兼容配置空间；扩展部分（0x100 – 0xFFF）是PCIe新增的PCIe扩展配置空间，用于存放PCIe能力结构（PCIe Capability Structure）和高级功能。

2.2 配置空间头部：Type0与Type1

配置空间头部（Configuration Space Header）位于偏移0x00 – 0x3F，共64字节。根据设备类型，头部分为两种：

• Type0 Header：用于非桥设备（Endpoint、Legacy Endpoint、PCIe到PCI/PCI-X桥等）。
• Type1 Header：用于PCIe桥设备（Root Port、Switch Upstream/Downstream Port、PCIe到PCI桥等）。

两种头部的区别在于基地址寄存器（BAR）的数量和用途，以及是否包含总线号寄存器。

2.3 Capability链表机制

PCI/PCIe引入了Capability链表（Capability List）机制，用于扩展配置空间的功能。每个Capability结构包含一个Capability ID（标识功能类型）和一个Next Capability Pointer（指向下一个Capability结构的偏移）。链表从配置空间偏移0x34处的Capabilities Pointer开始。

常见的Capability ID包括：

• 0x01：Power Management Capability
• 0x05：MSI Capability（Message Signaled Interrupts）
• 0x10：PCI Express Capability（PCIe核心能力）
• 0x11：MSI-X Capability
• 0x13：Advanced Error Reporting Capability
• 0x15：Virtual Channel Capability
• 0x16：Device Serial Number Capability

2.4 配置空间访问方法

系统软件访问PCIe配置空间有两种标准方法：I/O访问（Legacy PCI）和内存映射访问（MMCFG）。现代系统优先使用MMCFG，但驱动开发中仍需了解I/O访问以兼容旧平台。

2.4.1 I/O访问（Legacy PCI Configuration Mechanism）

通过两个I/O端口寄存器实现：

• CONFIG_ADDRESS (0xCF8)：32位寄存器，用于指定目标设备的Bus/Device/Function/Register。
• CONFIG_DATA (0xCFC)：32位寄存器，用于读写配置数据。

访问流程：

1. 构造地址值：0x80000000 | (bus << 16) | (device << 11) | (function << 8) | register
2. 将地址值写入 0xCF8。
3. 从 0xCFC 读取或写入数据。

/* I/O访问配置空间示例（x86） */
static inline uint32_t pci_config_read_long(uint8_t bus, uint8_t dev, uint8_t func, uint8_t reg) {
    uint32_t address = 0x80000000 | (bus << 16) | (dev << 11) | (func << 8) | (reg & 0xFC);
    outl(address, 0xCF8);
    return inl(0xCFC);
}

static inline void pci_config_write_long(uint8_t bus, uint8_t dev, uint8_t func, uint8_t reg, uint32_t value) {
    uint32_t address = 0x80000000 | (bus << 16) | (dev << 11) | (func << 8) | (reg & 0xFC);
    outl(address, 0xCF8);
    outl(value, 0xCFC);
}

2.4.2 内存映射访问（MMCFG – Memory Mapped Configuration）

MMCFG将PCIe配置空间映射到系统物理内存地址空间，每个功能占用4KB，每个总线占用256个功能 × 4KB = 1MB。系统通过ACPI的MCFG表获取MMCFG基地址。

访问公式：

address = mmcfg_base + (bus << 20) | (device << 15) | (function << 12) | register

驱动通过 ioremap 将物理地址映射到内核虚拟地址空间，然后直接读写。

/* MMCFG访问配置空间示例（内核驱动） */
static void __iomem *mmcfg_virt_base;

void pcie_mmcfg_init(phys_addr_t mmcfg_phys_base) {
    mmcfg_virt_base = ioremap(mmcfg_phys_base, 256 * 1024 * 1024); /* 256MB覆盖所有总线 */
}

uint32_t pcie_config_read_long(uint8_t bus, uint8_t dev, uint8_t func, uint16_t reg) {
    void __iomem *addr = mmcfg_virt_base + (bus << 20) | (dev << 15) | (func << 12) | (reg & 0xFFC);
    return readl(addr);
}

void pcie_config_write_long(uint8_t bus, uint8_t dev, uint8_t func, uint16_t reg, uint32_t value) {
    void __iomem *addr = mmcfg_virt_base + (bus << 20) | (dev << 15) | (func << 12) | (reg & 0xFFC);
    writel(value, addr);
}

2.5 两种访问方法对比

2.6 配置空间访问的字节序与对齐

PCIe配置空间使用小端字节序（Little-Endian）。驱动在读写多字节寄存器时，必须注意字节序转换。x86平台原生小端，无需额外处理；ARM等大端平台需使用 le32_to_cpu / cpu_to_le32 等宏。

对齐要求：

• 32位寄存器必须4字节对齐（寄存器偏移为0x00、0x04、0x08等）。
• 16位寄存器必须2字节对齐。
• 8位寄存器无对齐要求。

违反对齐要求可能导致总线错误或数据错位。