1. PCIe 概述：总线架构、拓扑结构、分层模型及与 PCI 的区别
1.1 PCIe 总线架构与设计目标
PCI Express（PCIe）是第三代高性能 I/O 互连标准，采用点对点串行差分信号替代传统 PCI 的并行共享总线。其核心设计目标包括：
- 高带宽可扩展：通过 Lane 宽度（×1、×4、×8、×16）和版本迭代（Gen1~Gen6）线性提升吞吐量。
- 低引脚数：差分对每 Lane 仅需 4 根信号线（发送+接收），大幅减少 PCB 布线面积。
- 热插拔与电源管理：原生支持 Native Hot-Plug、ASPM（Active State Power Management）。
- 软件向后兼容：配置空间、枚举机制、BAR 映射等软件接口继承自 PCI，降低驱动移植成本。
驱动开发视角：PCIe 的软件兼容性意味着大部分 PCI 配置空间操作代码（如读取 Vendor ID/Device ID、分配 BAR）可直接复用，但中断注册和错误处理需关注 MSI/MSI-X 和 AER 新特性。
1.2 拓扑结构：RC、Switch、Endpoint
PCIe 拓扑采用树形层次结构，由以下三类组件构成：
| 组件 | 角色 | 典型形态 | 驱动关注点 |
|---|---|---|---|
| Root Complex (RC) | CPU 与 PCIe 域的桥接器，管理配置事务和中断路由 | 集成在 SoC/CPU 内部 | 配置空间访问入口（ECAM）、MSI 地址生成 |
| Switch | 扩展端口数量，透明转发事务包 | 独立芯片或集成在主板 | 无需驱动干预，硬件自动完成路由 |
| Endpoint (EP) | 功能设备，如网卡、GPU、NVMe SSD | PCIe 插卡或板载芯片 | 驱动开发的主要目标设备 |
1.3 分层模型：事务层、数据链路层、物理层
PCIe 协议栈分为三个逻辑层，每层负责不同的数据封装与传输职责：
| 层次 | 核心功能 | 数据单元 | 驱动开发关注点 |
|---|---|---|---|
| 事务层 (TL) | 生成/解析 TLP（事务层包），管理地址空间（Memory/IO/Config）、流量分类（VC）、事务排序 | TLP | 配置读写 TLP 格式、MSI/MSI-X 中断事务、BAR 地址映射 |
| 数据链路层 (DLL) | 链路管理、错误检测与重传（ACK/NAK）、流量控制（FC Credit） | DLLP | 链路状态监控（LTSSM）、错误日志读取 |
| 物理层 (PHY) | 串行/解串、8b/10b 或 128b/130b 编码、电气特性、链路训练（LTSSM） | PLP / 有序集 | 链路宽度/速率协商、信号完整性调试 |
1.4 PCIe 与 PCI 的关键区别
尽管软件接口保持兼容，PCIe 在物理和链路层面与 PCI 有本质差异：
| 对比维度 | PCI (并行总线) | PCIe (串行差分) | 驱动影响 |
|---|---|---|---|
| 总线拓扑 | 共享多主总线，所有设备挂在同一组信号线上 | 点对点交换网络，每个设备独占链路 | PCIe 无需仲裁，配置空间枚举通过 ECAM 直接索引 |
| 信号方式 | 并行 32/64 位，共享时钟 | 串行差分对，内嵌时钟（CDR） | PCIe 支持更高频率，抗干扰能力强 |
| 带宽 | 共享带宽，所有设备竞争 | 每个 Lane 独立带宽，全双工 | 驱动需考虑多队列和中断亲和性 |
| 中断机制 | INTx 边带信号线（共享中断） | MSI/MSI-X 内存写事务（无共享线） | PCIe 驱动优先使用 MSI-X，避免 IRQ 冲突 |
| 配置空间 | 通过 I/O 端口 0xCF8/0xCFC 访问 | 通过 Memory-Mapped ECAM 直接访问 | PCIe 枚举速度更快，支持更大配置空间（4KB） |
| 热插拔 | 非原生，需额外控制器 | 原生 Native Hot-Plug，标准寄存器接口 | 驱动需注册热插拔通知回调 |
驱动开发核心差异总结：
- 配置空间访问：PCI 使用 I/O 端口（0xCF8/0xCFC），PCIe 使用 Memory-Mapped ECAM（基地址由 MCFG ACPI 表提供）。
- 中断注册：PCI 只能使用 INTx（共享 IRQ），PCIe 必须支持 MSI/MSI-X（每个中断独立向量）。
- 错误处理：PCIe 引入 AER（Advanced Error Reporting），驱动可通过 AER 驱动获取更详细的错误信息。
1.5 本章小结
PCIe 通过点对点串行链路和分层协议栈解决了传统 PCI 并行总线的带宽瓶颈和信号完整性问题。驱动开发者需要重点掌握：
- 拓扑结构：RC → Switch → Endpoint 的树形层次，以及配置空间枚举的遍历顺序。
- 分层模型：事务层 TLP 格式（特别是配置读写 TLP）是驱动与硬件交互的基础。
- 与 PCI 的差异：ECAM 配置空间访问、MSI/MSI-X 中断注册、AER 错误处理是 PCIe 驱动独有的技术要点。