2. D-PHY物理层基础：Lane结构、差分信号与模式切换
MIPI D-PHY是CSI/DSI接口的物理层标准，负责在摄像头传感器与应用处理器之间传输高速串行数据。理解D-PHY的Lane结构、差分信号原理以及LP/HS模式切换，是进行信号调试和驱动开发的前提。
2.1 D-PHY Lane结构：Clock Lane与Data Lane
D-PHY采用源同步架构，每个传输方向包含1条Clock Lane和1~4条Data Lane。Lane是物理传输的最小单元，由一对差分线（Dp/Dn）组成。
| Lane类型 | 符号 | 功能 | 方向 |
|---|---|---|---|
| Clock Lane | CLKP / CLKN | 提供HS数据传输的参考时钟（DDR双边沿采样） | 主机→外设 |
| Data Lane 0 | D0P / D0N | 传输像素数据、同步信号、Escape命令 | 双向（CSI-2仅主机→外设） |
| Data Lane 1~N | D1P/D1N … DNP/DNN | 扩展数据带宽，支持多Lane传输 | 主机→外设 |
关键点：Clock Lane必须始终存在，且HS时钟频率与Data Lane的比特率成正比（例如1 Gbps数据率对应500 MHz时钟）。Data Lane 0在CSI-2中承担协议层的“控制通道”功能，包括帧起始/结束（FS/FE）和行起始/结束（LS/LE）的传输。
2.2 差分信号原理
D-PHY在HS模式下使用低压差分信号（LVDS-like）传输，通过一对互为正负的线路（Dp/Dn）传递信息。接收端检测两线之间的电压差，而非对地电压。
差分信号的优势
- 抗共模噪声：外部噪声同时耦合到Dp和Dn，差分电压保持不变。
- 低电磁辐射（EMI）：两线电流方向相反，磁场相互抵消。
- 低电压摆幅：HS模式下差分电压仅200 mV（典型值），功耗更低。
- 精确的时序窗口：差分过零点（Dp = Dn）提供精确的采样时刻。
| 参数 | HS模式（高速） | LP模式（低功耗） |
|---|---|---|
| 信号类型 | 差分（Dp - Dn） | 单端（Dp / Dn 独立） |
| 电压摆幅 | 200 mV（典型） | 0 ~ 1.2 V |
| 共模电压 | 200 mV | — |
| 传输速率 | 80 Mbps ~ 4.5 Gbps | ~10 Mbps |
| 功耗 | 高（~3 mW/Lane） | 低（~0.3 mW/Lane） |
| 应用场景 | 像素数据流 | 控制命令、Escape模式 |
调试提示：使用示波器测量D-PHY信号时，应使用差分探头（或通过数学通道计算Dp - Dn）。单端测量容易误判共模噪声为有效信号。HS模式下，差分眼图应清晰张开，眼高≥140 mV，眼宽≥0.35 UI。
2.3 LP（低功耗）与HS（高速）模式
D-PHY支持两种工作模式：LP模式用于控制命令和总线空闲，HS模式用于高速数据传输。两种模式通过特定的状态序列进行切换。
2.3.1 LP模式信号状态
LP模式下，Dp和Dn作为独立的单端信号线，组合出四种总线状态：
| 状态 | Dp电平 | Dn电平 | 含义 |
|---|---|---|---|
| LP-00 | 0 (GND) | 0 (GND) | HS请求 / 总线桥接 |
| LP-01 | 0 (GND) | 1 (1.2V) | HS就绪 |
| LP-10 | 1 (1.2V) | 0 (GND) | LP模式 / 停止状态 |
| LP-11 | 1 (1.2V) | 1 (1.2V) | Escape模式入口 |
2.3.2 LP → HS 切换序列
从LP模式进入HS模式需要经过严格的时序状态机：
- LP-11 → LP-01 → LP-00：发送器驱动Dp为0、Dn为1，然后同时拉低到0，进入HS准备。
- HS-Zero：Dp和Dn均为0，持续一段时间（THS-PREPARE + THS-ZERO）。
- HS-Sync：发送HS同步序列（00011101），接收端PLL锁定。
- HS-Data：传输有效数据，DDR双边沿采样。
- HS-Trail：数据传输结束后，发送HS-Trail序列，然后返回LP-11。
常见调试陷阱：LP→HS切换时序不满足D-PHY规范（如THS-PREPARE < 40 ns + 4*UI）会导致接收端无法正确锁定PLL，表现为图像花屏或CSI链路不稳定。使用示波器测量LP-01→LP-00→HS-Zero的边沿间隔是排查此类问题的关键步骤。
2.4 总结：Lane结构与模式切换的调试要点
- Lane分配：确认设备树中CSI控制器配置的Data Lane数量与实际硬件连接一致（例如4-Lane传感器只连接了2条Lane）。
- 差分信号质量：使用差分探头测量HS模式下的眼图，确保眼高≥140 mV，眼宽≥0.35 UI，共模电压稳定在200 mV附近。
- LP/HS切换时序：检查LP-01→LP-00→HS-Zero的边沿间隔，确保满足D-PHY规范的最小/最大值。
- Clock Lane连续性：HS模式下Clock Lane必须持续输出时钟，不能有间隙；Data Lane在非传输期间保持LP-11状态。
- Escape模式：LP-11→LP-10→LP-00序列用于进入Escape模式（如超低功耗、触发同步），调试时注意区分Escape命令与正常HS切换。