1. USB协议基础回顾：USB 2.0/3.0体系结构、主机控制器角色、控制传输在枚举过程中的核心地位

1.1 USB 2.0 与 USB 3.0 体系结构对比

USB（Universal Serial Bus）采用分层星形拓扑结构，由主机控制器（Host Controller）、集线器（Hub）和功能设备（Function Device）三级组成。USB 2.0 与 USB 3.0 在物理层、协议层和电气特性上存在显著差异，理解这些差异是进行 FPGA 验证故障排查的基础。

1.2 主机控制器的角色与职责

主机控制器是 USB 系统中唯一能发起事务的实体，负责管理总线带宽、调度传输事务、处理错误恢复以及维护设备状态。在 FPGA 验证中，主机控制器通常以 RTL 设计模块或 VIP（Verification IP）的形式存在。

• 事务调度：按帧/微帧周期组织事务列表（TD/QH），确保周期性传输（等时、中断）的延迟满足要求。
• 协议引擎：生成 SOF（帧起始包）、令牌包、数据包和握手包，解析设备返回的响应。
• DMA 引擎：在系统内存与 USB 总线之间搬运数据，支持描述符链（Linked List）和 scatter-gather。
• 电源管理：控制链路进入/退出挂起状态，响应远程唤醒事件。
• 错误处理：检测 CRC 错误、超时、位填充错误、NAK/STALL 握手，并执行重试或报告软件栈。

1.3 控制传输在枚举过程中的核心地位

控制传输是 USB 协议中唯一由主机主动发起、设备必须响应的传输类型。在设备枚举过程中，主机通过控制传输完成以下关键步骤：

1. 获取设备描述符（Get Device Descriptor）：主机读取设备的基本信息（USB 版本、最大包大小、厂商/产品 ID）。
2. 复位并分配地址（Set Address）：主机向设备发送 Set Address 请求，设备进入地址状态。
3. 获取配置描述符（Get Configuration Descriptor）：主机读取设备的配置、接口、端点信息。
4. 设置配置（Set Configuration）：主机选择设备的运行配置，设备进入配置状态，枚举完成。

1.4 控制传输的事务结构

控制传输由三个阶段组成，每个阶段包含一个或多个 USB 事务。在 FPGA 验证中，需要精确控制每个阶段的包格式和时序。

1.5 枚举过程中的常见故障模式

基于 FPGA 验证经验，控制传输在枚举过程中最容易出现以下故障：

• Setup 令牌 PID 错误：主机发送的 SETUP 令牌包 PID 被误识别为 OUT 或 IN，导致设备忽略请求。
• Data 阶段 PID 翻转错误：控制传输要求 Data 阶段使用 DATA1，而 Status 阶段使用 DATA0。若 PID 翻转逻辑错误，设备将丢弃数据包。
• Status 阶段超时：设备在 Status 阶段未及时返回 ACK，主机超时后复位总线。
• 描述符长度不匹配：设备返回的描述符实际长度与 Setup 阶段 wLength 字段不一致，主机可能截断或重试。

1.6 小结：控制传输验证的关键检查点

在 FPGA 验证环境中，针对控制传输的故障排查应建立以下检查清单：