4. 描述符概念：描述符结构、链表、环形缓冲区与描述符池

在 UART DMA 驱动中，描述符（Descriptor） 是连接 DMA 控制器与系统内存的核心数据结构。它描述了每一次 DMA 传输的源地址、目的地址、传输长度、控制标志以及下一个描述符的链接指针。理解描述符的结构与组织方式，是实现多串口并发传输的基础。

4.1 描述符基本结构

一个典型的 DMA 描述符（以 ARM PL080/PL081 或 Synopsys DW DMA 为例）通常包含以下字段：

其中 LLI 字段是实现描述符链的关键：当 DMA 完成当前描述符的传输后，硬件自动从 LLI 字段加载下一个描述符的地址，无需 CPU 干预。

/* 描述符结构体定义示例（DW DMA 控制器） */
struct dma_descriptor {
    uint32_t src_addr;      /* 源地址 */
    uint32_t dest_addr;     /* 目的地址 */
    uint32_t lli;           /* 下一个描述符地址（LLI） */
    uint32_t ctrl;          /* 控制字：size | burst | width | int_en */
};

4.2 描述符链表（Scatter-Gather 链）

描述符链表是 DMA 实现分散-聚集（Scatter-Gather）传输的基础。多个描述符通过 LLI 指针串联成单向链表，DMA 硬件自动遍历执行。

链表结构的优势在于：

• 非连续内存传输：源或目的地址可以不连续，适合网络包、文件系统缓冲等场景。
• CPU 卸载：一次提交多个描述符，DMA 硬件自动遍历，减少中断次数。
• 动态扩展：运行时可以追加新的描述符到链尾（需注意原子操作）。

4.3 环形缓冲区（Ring Buffer）描述符

对于 UART 这种连续流式数据场景，链表结构存在“链尾回链首”的维护成本。更高效的方式是使用环形缓冲区描述符：描述符在内存中组织成环形，最后一个描述符的 LLI 指向第一个描述符，形成闭环。

环形缓冲区的关键特性：

• 硬件自动回绕：DMA 完成最后一个描述符后，自动跳回第一个，无需软件干预。
• 适用于连续收发：UART 的 RX/TX 通道非常适合环形描述符，数据流不会中断。
• 水位线管理：驱动通过维护 producer index（硬件当前处理位置）和 consumer index（软件已处理位置）来管理缓冲区的满/空状态。

4.4 描述符池（Descriptor Pool）

在多串口并发场景下，每个 UART 端口可能需要多个描述符（例如 8 个 RX 描述符 + 8 个 TX 描述符）。如果每个端口都独立分配内存，会导致碎片化和分配延迟。描述符池 是一种预分配、统一管理的优化策略。

描述符池的典型实现：

/* 描述符池结构体 */
struct desc_pool {
    struct dma_descriptor *base;   /* 预分配的连续描述符数组 */
    unsigned int total;            /* 池中描述符总数 */
    unsigned int free_head;        /* 空闲链表头索引 */
    spinlock_t lock;               /* 池操作锁 */
};

/* 从池中获取一个描述符 */
struct dma_descriptor *desc_pool_get(struct desc_pool *pool)
{
    struct dma_descriptor *desc;
    unsigned long flags;

    spin_lock_irqsave(&pool->lock, flags);
    if (pool->free_head >= pool->total) {
        spin_unlock_irqrestore(&pool->lock, flags);
        return NULL;  /* 池已空 */
    }
    desc = &pool->base[pool->free_head];
    pool->free_head++;
    spin_unlock_irqrestore(&pool->lock, flags);

    return desc;
}

4.5 三种组织方式的对比与选型

在 UART DMA 驱动中，推荐使用环形缓冲区描述符 + 描述符池 的组合：环形结构保证数据流不中断，描述符池提供高效的内存管理。对于需要处理非连续数据包的特殊场景（如 RS485 多机通信），可以退化为链表模式。