1. 课程导论：UART DMA 驱动开发背景、课程目标与学习路径
1.1 为什么需要 UART DMA 驱动？
在嵌入式 Linux 系统中，UART（通用异步收发传输器）是最常用的低速串行通信接口之一。传统 UART 驱动采用中断驱动模式（Interrupt-Driven Mode），每个字节的收发都会触发 CPU 中断。随着系统对多串口、高波特率（如 3Mbps、4Mbps）以及并发传输的需求增长，中断模式逐渐暴露出以下瓶颈：
- CPU 占用率高：每字节中断导致频繁的上下文切换，CPU 在高速率下接近满载。
- 吞吐量受限：中断响应延迟限制了连续数据流的处理速度。
- 多串口并发困难：多个 UART 同时中断时，CPU 陷入中断风暴，系统响应恶化。
引入 DMA（直接存储器访问）控制器后，UART 的数据搬运工作从 CPU 卸载到 DMA 引擎，CPU 仅在描述符链完成时接收一次完成中断。这种 描述符链式 DMA 模式是解决多串口高并发传输的核心技术。
核心观点： UART DMA 驱动的本质是“描述符编排 + 硬件自动搬运”，驱动开发者的主要工作从“处理每个字节”转变为“管理描述符链与同步机制”。
1.2 传统中断模式 vs DMA 模式对比
| 对比维度 | 中断驱动模式 | 描述符 DMA 模式 |
|---|---|---|
| 数据搬运主体 | CPU（每字节中断） | DMA 控制器（硬件自动搬运） |
| 中断频率 | 每字节 1 次中断 | 每描述符链完成 1 次中断 |
| CPU 占用率（@4Mbps） | > 80% | < 5% |
| 多串口并发能力 | 弱（中断风暴） | 强（DMA 轮询 + 链式传输） |
| 驱动复杂度 | 低 | 中高（描述符管理、同步、缓存） |
| 适用场景 | 低速率、单串口、简单应用 | 高速率、多串口、工业/通信设备 |
1.3 UART DMA 驱动架构概览
下图展示了 UART DMA 驱动在 Linux 内核中的分层架构与数据流路径：
1.4 课程目标
完成本课程后，学员将具备以下能力：
- 理解 UART DMA 传输模型：掌握描述符链、循环缓冲、DMA 引擎接口的核心概念。
- 独立配置 DMA 描述符：能够编写描述符初始化、链接、回绕及完成检测代码。
- 实现多串口并发传输：设计基于 per-port 描述符池的并发架构，避免资源竞争。
- 优化驱动性能：通过描述符预分配、批量提交、缓存对齐等手段降低延迟。
- 调试与验证：使用 trace、perf、DMA 调试接口定位描述符配置错误与同步问题。
学习提示： 本课程假设学员已具备 Linux 内核驱动基础（字符设备、中断处理、锁机制）以及基本的 UART 协议知识。如果你对上述内容不熟悉，建议先复习相关基础。
1.5 学习路径与章节地图
课程按“基础 → 核心 → 进阶 → 实战”递进组织，共 30 章。下表展示了主要阶段与对应章节：
| 阶段 | 章节范围 | 核心内容 |
|---|---|---|
| 基础篇 | 第 1–5 章 | UART 与 DMA 硬件基础、Linux DMA 引擎 API、描述符数据结构 |
| 核心篇 | 第 6–15 章 | 描述符链编排、循环缓冲设计、单串口收发驱动实现 |
| 进阶篇 | 第 16–24 章 | 多串口并发架构、锁粒度优化、描述符池管理、性能调优 |
| 实战篇 | 第 25–30 章 | 完整驱动实现、调试工具链、测试用例、常见问题排查 |
建议学习者按顺序推进，每章完成后完成配套练习（代码实验 + 思考题）。核心篇与进阶篇的实践性较强，建议在真实硬件或 QEMU 模拟环境中操作。
1.6 学习路径流程图
下图展示了从基础到实战的完整学习路径与关键里程碑：
1.7 预备知识与环境要求
为了顺利学习本课程，建议具备以下条件：
- Linux 内核编程基础：理解字符设备驱动、file_operations、中断注册、spinlock/mutex 使用。
- C 语言与内存管理：熟悉 kmalloc、dma_alloc_coherent、内存屏障（dma_wmb/rmb）等概念。
- 硬件调试能力：能使用 devmem2、iomem、/proc/interrupts 等工具查看寄存器与中断状态。
- 实验环境：Linux 内核 5.10+ 源码树、交叉编译工具链、支持 DMA 的硬件平台或 QEMU 模拟器。
注意： 如果当前环境缺少 DMA 控制器或 UART 硬件，建议使用 QEMU 的 virt 平台配合 xlnx-zynqmp 或 sifive_u 机器模型进行模拟实验。本课程第 2 章会提供环境搭建指南。