3. MIPI D-PHY 物理层：差分信号、高速模式与低功耗模式、时钟通道与数据通道

MIPI D-PHY 是摄像头与 SoC 之间最底层的物理传输接口，它定义了差分信号电气特性、两种工作模式（高速/低功耗）以及通道拓扑（时钟+数据）。理解 D-PHY 是理解 CSI 驱动中时序控制、电压切换和 Lane 管理的前提。

3.1 差分信号与电气特性

D-PHY 采用 低压差分信号（LVDS-like）传输，每个 Lane 由一对互为正负的走线组成：Dp（正极）和 Dn（负极）。接收端通过比较 Dp − Dn 的差值来恢复数据，而非对地电压。

3.2 高速模式与低功耗模式

D-PHY 在两种模式间动态切换，驱动需要精确控制模式转换时序。

3.2.1 高速模式（HS）

• 用途： 传输像素数据、帧头、行有效信号。
• 电气： 差分对持续翻转，电流驱动，终端电阻 100 Ω。
• 时序： 进入 HS 前需经历 HS-Prepare + HS-Zero 状态；退出时需经历 HS-Trail + LP-11 状态。

3.2.2 低功耗模式（LP）

• 用途： 传输控制指令（如帧同步、行同步、Escape 命令）、总线空闲。
• 电气： 单端 CMOS 电平，无需终端电阻。
• 状态编码： LP-00、LP-01、LP-10、LP-11 四种组合，用于握手和总线周转（BTA）。

3.3 时钟通道与数据通道

D-PHY 采用 源同步时钟 架构：发送端（摄像头 Sensor）同时发送差分时钟和差分数据。接收端（SoC CSI）使用时钟通道的边沿来采样数据通道。

3.3.1 通道拓扑

• 时钟通道（Clock Lane）： 单向，从 Sensor 到 SoC。始终工作在 HS 模式（即使数据通道在 LP 状态，时钟也保持翻转）。
• 数据通道（Data Lane）： 单向（CSI-2）或双向（CCI）。每个通道独立进行 HS/LP 切换。

3.3.2 多通道映射与 DMA 协同

当使用 2-Lane 或 4-Lane 时，Sensor 将像素数据按 Byte 交错分配到各 Data Lane。CSI 接收端需将各 Lane 数据重新对齐（Deskew），再送入 DMA Engine。

3.4 驱动初始化时序与 DMA 触发点

在 Linux 或 RTOS 驱动中，D-PHY 初始化通常按以下步骤进行：

1. 配置 PHY 寄存器： 设置 HS 摆幅、终端电阻、LP 驱动强度。
2. 使能 Clock Lane： 等待 Clock Lane 输出稳定（PLL Lock）。
3. 使能 Data Lane： 进入 LP-11 状态，等待 Sensor 发送帧同步。
4. 检测 HS 进入： 当检测到 HS-Prepare 时，启动 PHY 接收端。
5. 触发 DMA： 在 HS-Zero 完成后，使能 DMA 请求，开始搬运数据。

// 等待 PHY 进入 HS 模式
while (!(phy_status & PHY_HS_READY)) {
    udelay(1);
}

// 配置 DMA 描述符
dma_desc->src_addr = csi_fifo_addr;
dma_desc->dst_addr = frame_buffer;
dma_desc->length   = line_width * lines_per_frame;

// 使能 DMA（必须在 HS-Zero 之后）
dma_enable(DMA_CHANNEL_0);

// 等待帧结束中断
while (!(csi_status & CSI_FRAME_END)) {
    // 轮询或等待中断
}

// 禁用 DMA
dma_disable(DMA_CHANNEL_0);