3. RISC-V PLIC与CLINT中断控制器基础

在RISC-V系统中，中断控制器的架构与ARM Cortex-A系列有显著差异。ARM通常使用GIC（Generic Interrupt Controller），而RISC-V标准定义了两种核心中断控制单元：PLIC（Platform-Level Interrupt Controller）和CLINT（Core Local Interruptor）。理解这两者的分工与协作，是从ARM驱动移植到RISC-V的关键第一步。

3.1 PLIC（平台级中断控制器）架构

PLIC是RISC-V系统中用于处理外部设备中断的控制器。它支持多个中断源，并将这些中断路由到多个HART（硬件线程，即CPU核心）。PLIC的主要职责包括中断采集、优先级裁决、中断分发和中断完成通知。

3.1.1 PLIC核心功能模块

• 中断源（Interrupt Sources）： 最多支持1023个外部中断源（编号1-1023，0保留）。
• 中断网关（Interrupt Gateways）： 每个中断源对应一个网关，负责检测中断信号边沿或电平，并维护挂起状态。
• 优先级裁决器（Priority Arbiter）： 为每个中断源分配优先级（通常0-7，0表示禁用）。
• 中断目标（Interrupt Targets）： 支持多个HART作为中断目标，每个HART可以独立设置中断使能和阈值。
• 中断声明与完成（Claim & Complete）： 软件通过读取claim寄存器获取当前最高优先级中断ID，处理完成后写入complete寄存器通知PLIC。

3.1.2 PLIC中断处理流程

1. 外设产生中断信号，PLIC中断网关检测到事件并设置挂起位。
2. 优先级裁决器在所有挂起的中断中选出优先级最高的中断。
3. 如果该中断的优先级高于目标HART设置的阈值，PLIC向目标HART发送中断请求。
4. HART的CSR寄存器mip.MEIP（机器模式外部中断挂起位）被置位。
5. 软件进入中断服务程序，读取PLIC的claim寄存器获取中断ID。
6. 处理完成后，软件将中断ID写入complete寄存器，PLIC清除挂起位并允许下一个中断。

3.2 CLINT（核心本地中断器）架构

CLINT是每个HART本地的中断控制器，负责管理两类核心本地中断：定时器中断（Timer Interrupt）和软件中断（Software Interrupt）。CLINT不处理外部设备中断，这些由PLIC负责。

3.2.1 CLINT核心寄存器

3.2.2 CLINT中断类型

• 软件中断（MSI）： 通过写msip寄存器触发，用于核间通信（IPI）。每个HART独立拥有一个msip寄存器。
• 定时器中断（MTI）： 基于mtime和mtimecmp的比较结果。当mtime值达到或超过mtimecmp时，触发定时器中断。

3.3 中断优先级与委托机制

RISC-V定义了三种特权模式：机器模式（M-mode）、监管模式（S-mode）和用户模式（U-mode）。中断委托机制允许将某些中断从M-mode委托给S-mode处理，从而减少M-mode的负担并提高实时性。

3.3.1 中断优先级

PLIC支持两级优先级控制：

• 中断源优先级： 每个中断源可配置0-7的优先级，0表示禁用该中断。
• HART阈值： 每个HART可以设置一个优先级阈值，只有优先级高于阈值的中断才会被转发到该HART。

3.3.2 中断委托机制

中断委托通过mideleg（Machine Interrupt Delegation）CSR寄存器实现。该寄存器中的每一位对应一个中断类型，置位表示将该中断委托给S-mode处理。

3.4 PLIC与CLINT在设备树中的描述

在设备树中，PLIC和CLINT作为独立节点存在，通过compatible属性和interrupt-controller属性标识。以下是典型设备树片段：

// CLINT节点
clint@2000000 {
    compatible = "riscv,clint0";
    reg = <0x00 0x2000000 0x00 0x10000>;
    interrupts-extended = <&cpu0 3 &cpu1 3>;
};

// PLIC节点
plic@c000000 {
    compatible = "riscv,plic0";
    reg = <0x00 0xc000000 0x00 0x4000000>;
    interrupts-extended = <&cpu0 11 &cpu1 11>;
    interrupt-controller;
    #interrupt-cells = <1>;
    riscv,ndev = <127>;
};

3.5 中断控制器对比总结