2. 硬件架构基础：SA8155显示控制器（DPU）内部框图、HDMI TX物理层（PHY）介绍、GPU渲染管线与帧缓冲（Framebuffer）机制

本章深入剖析SA8155显示子系统的三大核心硬件模块：显示处理单元（DPU）、HDMI TX物理层（PHY）以及GPU渲染管线与帧缓冲（Framebuffer）。理解这三者的内部架构与数据流，是进行HDMI接口信号调试与GPU时序同步验证的前提。

2.1 SA8155显示控制器（DPU）内部框图

SA8155的DPU（Display Processing Unit）是一个高度可编程的显示处理引擎，负责从内存中获取图像数据，进行合成、缩放、色彩管理后，输出到显示接口。其内部架构采用流水线设计，主要包含以下关键模块：

  • Display Controller (DISP)：核心控制单元，负责配置显示时序、中断管理、图层属性。
  • Layer Mixer (LM)：支持多个硬件图层（如视频层、UI层、光标层）的Alpha混合与叠加。
  • Scaler Unit (SC)：独立的缩放引擎，支持上下采样，用于适配不同分辨率。
  • Color Processing (CP)：色彩校正、Gamma调整、色彩空间转换（RGB ↔ YUV）。
  • Interface Bridge (IF)：将处理后的像素数据打包成符合HDMI/DP/MIPI DSI等接口规范的格式。
调试要点： 在HDMI信号异常时，应首先检查DPU的时钟门控与流水线使能状态，确认LM与IF之间的数据握手信号（如DE、HSYNC、VSYNC）是否正常。
SA8155 DPU 内部架构框图 SA8155 DPU 内部架构框图 系统内存 DISP 控制器 Layer Mixer Scaler Color Proc IF Bridge HDMI TX 数据流说明： 系统内存 → DISP控制器（配置解析）→ Layer Mixer（图层合成）→ Scaler（缩放）→ Color Proc（色彩处理）→ IF Bridge（接口打包）→ HDMI TX（物理传输） 调试时需逐级检查各模块的FIFO状态与中断标志，定位数据断流点。

2.2 HDMI TX物理层（PHY）介绍

HDMI TX PHY是连接DPU数字域与外部HDMI电缆的模拟前端。它负责将并行数字像素数据转换为高速串行TMDS信号，并管理物理层电气特性。SA8155集成的HDMI TX PHY支持HDMI 2.0标准，最高带宽可达18Gbps。

PHY子模块 功能描述 调试关注点
PLL（锁相环） 生成像素时钟与TMDS字符时钟，支持频率锁定与展频 锁定状态、抖动（Jitter）、频率偏差
Serializer（串化器） 将10位并行TMDS字符转换为高速串行差分信号 串化器使能、数据对齐、预加重设置
Driver（输出驱动器） 提供差分电流驱动，控制输出摆幅与共模电压 摆幅幅度、共模电平、短路保护
Impedance Calibration（阻抗校准） 自动校准输出阻抗以匹配传输线特性 校准完成标志、阻抗匹配误差
AUX/DDC Channel 处理EDID读取与HDCP密钥交换 I2C通信超时、ACK/NACK响应
经验提示： 在HDMI无显示输出时，优先检查PHY的PLL锁定状态。若PLL未锁定，通常表现为时钟丢失或频率超差。可通过读取PHY寄存器中的PLL_LOCK位进行验证。
HDMI TX PHY 内部结构 HDMI TX PHY 内部结构 DPU IF PLL Serializer Driver HDMI Conn 阻抗校准 AUX/DDC 关键寄存器：PLL_CTRL（时钟配置）、SER_CFG（串化器预加重）、DRV_CTRL（输出摆幅）、CAL_DONE（校准完成）

2.3 GPU渲染管线与帧缓冲（Framebuffer）机制

GPU渲染管线负责将应用程序的绘制命令转换为像素数据，并写入帧缓冲（Framebuffer）。帧缓冲是位于系统内存中的一块连续区域，DPU从中读取数据并显示。渲染管线与帧缓冲之间的同步机制直接影响显示流畅度与撕裂（Tearing）现象。

2.3.1 GPU渲染管线阶段

  1. 顶点处理（Vertex Processing）：处理顶点坐标变换与光照计算。
  2. 光栅化（Rasterization）：将图元转换为片段（Fragment）。
  3. 片段处理（Fragment Processing）：执行纹理采样、颜色计算、深度测试。
  4. 输出合并（Output Merging）：将片段写入帧缓冲，进行Alpha混合。

2.3.2 帧缓冲（Framebuffer）机制

帧缓冲通常采用双缓冲（Double Buffering）或三缓冲（Triple Buffering）策略，以避免撕裂。SA8155支持硬件VSYNC同步，GPU在垂直消隐期（VBlank）切换显示缓冲区。

缓冲策略 工作原理 优缺点
单缓冲 GPU与DPU共享同一缓冲区 延迟低，但撕裂严重
双缓冲 GPU写入Back Buffer，DPU读取Front Buffer，VBlank时交换 消除撕裂，但可能引入一帧延迟
三缓冲 增加一个中间缓冲区，GPU可提前渲染下一帧 减少延迟，提高帧率稳定性，但占用更多内存
调试警告： 若在HDMI输出上观察到水平撕裂线，通常表明GPU渲染完成信号与DPU的VSYNC不同步。应检查帧缓冲交换时机是否在VBlank窗口内，以及GPU fence（栅栏）是否正确等待。
GPU渲染管线与帧缓冲交互 GPU渲染管线与帧缓冲交互 顶点处理 光栅化 片段处理 输出合并 帧缓冲（Framebuffer） Front Buffer Back Buffer Pending Buffer GPU写入 DPU 读取 VSYNC触发 VSYNC / Fence 同步流程：GPU完成渲染后触发Fence → 等待VSYNC → 交换Front/Back Buffer → DPU读取新Front Buffer

2.4 关键数据流与同步时序

整个显示链路的数据流可概括为：

GPU渲染 → 帧缓冲写入 → DPU读取 → 图层合成 → 缩放/色彩处理 → IF打包 → HDMI PHY串化 → TMDS输出

其中，GPU与DPU之间的帧同步是调试中最容易出问题的环节。常见的同步机制包括：

  • VSYNC中断：DPU在每帧开始/结束时产生中断，GPU据此安排缓冲区交换。
  • Fence（栅栏）：GPU在完成渲染后发出Fence信号，DPU等待Fence后再读取新帧。
  • 硬件自动翻转（Auto-flip）：DPU在VBlank期间自动切换缓冲区地址，无需CPU干预。
调试检查清单：
  • 确认DPU的帧计数器是否递增，判断VSYNC是否产生。
  • 检查GPU的渲染完成中断是否在VBlank窗口内触发。
  • 验证帧缓冲地址切换是否在VBlank期间完成（通过读取DPU的CURRENT_BUFFER_ADDR寄存器）。
  • 使用逻辑分析仪抓取DE（数据使能）与VSYNC信号，确认时序关系。
← 上一章 📖 返回目录 下一章 →