1. 课程导论：SA8155显示子系统概述、HDMI与GPU时序同步的重要性、调试目标与验证方法总览
1.1 SA8155 显示子系统架构概览
高通 SA8155（Snapdragon 8155）是车载信息娱乐与数字座舱领域的旗舰级 SoC。其显示子系统（Display Subsystem, DSS）采用多流水线并行架构，支持最多 4 路独立显示输出，涵盖仪表盘、中控导航、副驾娱乐及 HUD。理解 DSS 的硬件拓扑是进行 HDMI 与 GPU 时序调试的前提。
核心设计理念： SA8155 显示子系统通过 Display Controller (DPU) 统一管理图层合成与时序生成，GPU 仅负责渲染帧缓冲区，不直接参与物理接口的像素时钟生成。这种“渲染-显示”分离架构要求 GPU 帧完成信号必须与 DPU 的 VBlank 窗口严格对齐，否则将引发撕裂（Tearing）或闪屏。
下表列出了 SA8155 显示子系统的关键硬件模块及其在时序同步中的角色：
| 模块 | 功能描述 | 时序同步角色 |
|---|---|---|
| GPU (Adreno 640/650) | 3D/2D 渲染引擎，生成帧缓冲区 | 提供帧完成中断（Frame Completion IRQ），需与 DPU VBlank 同步 |
| DPU (Display Processing Unit) | 图层混合、色彩管理、时序发生器 | 生成 VBlank/HSync 信号，控制 HDMI 接口像素时钟 |
| HDMI TX Controller | 并行视频数据串行化，TMDS 编码 | 将 DPU 时序转换为 HDMI 标准信号，包含时钟通道与数据通道 |
| PHY (Physical Layer) | 高速 SerDes，驱动 HDMI 电缆 | 锁相环（PLL）产生 148.5MHz/594MHz 等像素时钟 |
| MDP (Mobile Display Processor) | 硬件光标、旋转、缩放 | 在 DPU 之前预处理图层，不影响主时序路径 |
1.2 HDMI 接口信号与 GPU 时序同步的重要性
在车载多屏显示场景中，HDMI 接口作为高带宽视频输出通道，其信号完整性直接决定用户体验。时序同步的核心矛盾在于：GPU 渲染帧率（通常 30~60fps）与 HDMI 固定刷新率（如 60Hz/120Hz）之间的相位差。若两者失步，将产生以下典型问题：
- 画面撕裂（Tearing）： GPU 在 DPU 扫描输出过程中更新帧缓冲区，导致同一帧内出现两个不同帧的内容。
- 微卡顿（Micro-stutter）： GPU 帧完成时间抖动（Jitter）超过 VBlank 窗口，造成周期性丢帧。
- HDMI 合规性失败： 像素时钟抖动（Jitter）超出 TMDS 规范（< 0.25 UI），导致接收端无法锁定信号。
- 音频视频不同步： 在 HDMI 音频回传（ARC/eARC）场景中，时序偏移导致唇音不同步。
调试陷阱： 许多工程师误将 GPU 渲染延迟等同于显示延迟。实际上，SA8155 的 DPU 内部包含 2~3 帧的管线深度（Ping-Pong Buffer），即使 GPU 按时完成，DPU 的调度策略也可能导致额外延迟。必须使用硬件断点（HW Breakpoint）或 DPU 寄存器快照来分离 GPU 与 DPU 的时序贡献。
下表对比了 GPU 与 HDMI 时序参数的关键差异：
| 参数 | GPU 域 | HDMI 域 | 同步要求 |
|---|---|---|---|
| 帧率 | 可变（V-Sync On/Off） | 固定（60.000Hz / 59.940Hz） | GPU 帧率需为 HDMI 帧率的整数倍或严格对齐 |
| 像素时钟 | 无直接概念（由 DPU 提供） | 148.5MHz (1080p60) / 594MHz (4K60) | DPU PLL 锁定精度需 < ±100ppm |
| 同步信号 | VBlank IRQ（软件可编程） | HSync / VSync（硬件固定） | GPU VBlank 中断响应延迟 < 1 行扫描时间 |
| 缓冲区交换 | Page Flip / Queue Buffer | 自动从帧缓冲区读取 | 交换操作必须在 VBlank 窗口内完成 |
1.3 调试目标与验证方法总览
本课程围绕“从信号级到应用级”的调试思路，设定以下四个核心调试目标：
- 信号完整性验证： 确保 HDMI 接口的 TMDS 差分信号满足眼图模板要求，像素时钟抖动 < 0.25 UI，数据通道间偏移 < 0.15 UI。
- GPU-DPU 帧同步验证： 确认 GPU 帧完成中断在 DPU VBlank 窗口内触发，缓冲区交换延迟 < 1 行扫描时间（约 15μs @ 1080p60）。
- HDMI 合规性测试： 通过 CTS（Compliance Test Specification）测试套件，验证 EDID、HDCP、CEC 等协议层的时序合规性。
- 端到端延迟测量： 使用硬件打点（GPIO Toggle）或 DPU 时间戳寄存器，测量从 GPU 渲染完成到 HDMI 输出像素的端到端延迟。
验证方法选择建议： 在早期调试阶段，优先使用 DPU 内置的调试寄存器（如 VBlank 计数器、帧完成时间戳）进行软件级验证。当遇到间歇性闪屏或黑屏时，再引入 HDMI 协议分析仪 进行物理层信号捕获。避免一开始就使用昂贵的示波器，这会降低调试效率。
下表总结了本课程将使用的验证方法及其适用场景：
| 验证方法 | 工具/设备 | 验证目标 | 调试阶段 |
|---|---|---|---|
| 寄存器级调试 | DPU 调试寄存器、GPU 性能计数器 | 帧同步、缓冲区交换时序 | 软件调试初期 |
| 逻辑分析仪 | HDMI 协议分析仪（如 Teledyne LeCroy） | TMDS 信号协议层、EDID 握手 | 协议验证阶段 |
| 示波器测量 | 实时示波器（≥ 4GHz 带宽） | 眼图、抖动、差分信号质量 | 信号完整性验证 |
| CTS 测试套件 | HDMI 合规性测试仪（如 Quantum Data） | HDMI 1.4/2.0 合规性 | 认证测试阶段 |
| 端到端延迟测量 | GPIO 打点 + 示波器 / 时间戳寄存器 | GPU→HDMI 延迟 | 性能调优阶段 |
1.4 课程内容与学习路径
本课程共 30 章，分为以下五个知识模块：
- 模块一（第 1~5 章）： 基础概念与工具链搭建，涵盖 SA8155 显示子系统寄存器映射、HDMI 协议栈、示波器与协议分析仪配置。
- 模块二（第 6~12 章）： GPU 帧同步调试，包括 VBlank 中断响应优化、缓冲区交换策略、Tearing 现象复现与修复。
- 模块三（第 13~20 章）： HDMI 物理层调试，聚焦 TMDS 信号质量、PLL 锁定问题、ESD 防护与 PCB 布局影响。
- 模块四（第 21~26 章）： 多屏同步与 HDR 调试，涉及双屏异显、HDR 元数据时序、动态帧率切换。
- 模块五（第 27~30 章）： 实战案例与自动化测试，包含 CTS 自动化脚本、端到端延迟测量平台搭建、常见故障模式库。
学习建议： 建议学员在阅读每章时，同步在 SA8155 开发板上运行对应的调试命令。本课程所有调试步骤均基于 高通 DPU 驱动（msm_drm） 和 HDMI 桥驱动（adv7511/adv7533），代码示例可在 Qualcomm Code Aurora Forum 上获取。