2、显示时序基础概念：像素时钟、行同步、场同步、消隐区、刷新率、分辨率

在 SA8155 平台的显示驱动开发中，理解显示时序是正确配置 MIPI DSI 和 DP/eDP 接口的前提。显示时序定义了 SoC 如何将帧缓冲区的像素数据逐行、逐帧地发送给显示面板，并确保面板在正确的时间点刷新每个像素。本节将逐一拆解像素时钟、行同步、场同步、消隐区、刷新率与分辨率的核心定义及其工程关联。

2.1 显示时序全景图

下图展示了从 SoC 到显示面板的完整时序链路，包含像素时钟生成、同步信号与消隐区的关系：

2.2 核心概念详解

2.2.1 像素时钟 (Pixel Clock, PCLK)

像素时钟是显示时序中最基础的频率信号，决定了每秒钟从显存中读取并传输到面板的像素数量。在 SA8155 平台上，PCLK 通常由 PLL 倍频产生，并通过 MIPI D-PHY 或 eDP 链路发送。

• 计算公式： PCLK = (水平总像素) × (垂直总行数) × 刷新率
• 水平总像素 = 水平有效像素 + 水平消隐 (HBP + HFP + HSYNC 宽度)
• 垂直总行数 = 垂直有效行 + 垂直消隐 (VBP + VFP + VSYNC 宽度)
• 工程要点： PCLK 过高会导致链路信号完整性下降，过低则无法满足刷新率要求。SA8155 的 DSI 控制器支持 PCLK 分频与倍频，需根据面板 datasheet 精确配置。

2.2.2 行同步 (HSYNC) 与场同步 (VSYNC)

行同步信号标识每一行像素数据的开始，场同步信号标识每一帧的开始。两者均为脉冲信号，其宽度、前后肩 (Back Porch / Front Porch) 共同构成消隐区。

2.2.3 消隐区 (Blanking)

消隐区是同步信号与有效数据之间的间隔，不包含任何可见像素数据。消隐区在工程上具有以下关键作用：

• 信号恢复： 为接收端 PLL 提供重新锁相的时间窗口，避免时钟漂移。
• 数据重对齐： 在 MIPI DSI 协议中，消隐区用于 Lane 对齐和 EoT 包传输。
• 面板充电： LCD 面板需要消隐时间完成像素电容的充放电，防止残影。
• 带宽调节： 增加消隐区可降低有效像素时钟频率，改善信号完整性。

2.2.4 刷新率 (Refresh Rate)

刷新率指显示器每秒更新画面的次数，单位为 Hz。SA8155 平台支持多种刷新率模式，常见配置如下：

2.2.5 分辨率 (Resolution)

分辨率定义显示面板的有效像素矩阵，通常以 宽×高 表示。在 SA8155 显示时序配置中，分辨率直接影响以下参数：

• 水平有效像素 (HActive)： 等于分辨率宽度，如 1920。
• 垂直有效行 (VActive)： 等于分辨率高度，如 1080。
• 帧缓冲区大小： 分辨率 × 每像素字节数 (如 4 字节 RGBA) = 单帧内存占用。
• MIPI DSI 数据通道数： 高分辨率需要更多 Lane 或更高速率。

2.3 时序参数工程配置示例

以下为 SA8155 平台下 1920×1080@60Hz 的典型时序配置，对应 mdss_dsi_timing 节点参数：

/* SA8155 DSI 时序配置示例 - 1920x1080@60Hz */
struct dsi_timing_cfg {
    .h_active       = 1920,
    .h_back_porch   = 148,
    .h_front_porch  = 88,
    .h_sync_width   = 44,
    .v_active       = 1080,
    .v_back_porch   = 36,
    .v_front_porch  = 4,
    .v_sync_width   = 5,
    .pixel_clock_khz = 148500,  /* 148.5 MHz */
    .refresh_rate_hz = 60,
};

2.4 概念对比总结