SA8155平台显示时序与HDR显示参数配置工程案例 - 第1节
1.1 SA8155 芯片特性概览
高通 SA8155（Snapdragon Automotive 8155）是面向第三代智能座舱的旗舰级车规 SoC，采用 7nm 制程工艺，集成 Kryo 485 CPU、Adreno 640 GPU、Hexagon 6 DSP 以及 Spectra 380 ISP。其显示子系统专为多屏异构、高帧率、高色深场景设计，是当前车载仪表、中控、副驾屏及 HUD 方案的主流选择。
| 特性维度 | SA8155 规格 | 工程意义 |
|---|---|---|
| CPU | Kryo 485，1+3+4 三簇，最高 2.96 GHz | 保障多屏 UI 合成与 HDR 元数据解析算力 |
| GPU | Adreno 640，支持 Vulkan 1.1 / OpenGL ES 3.2 | 提供 3D 仪表渲染与 HDR 色调映射加速 |
| 显示输出 | 最多 4 路独立显示（DP/eDP/DSI） | 支持仪表 + 中控 + 副驾 + HUD 四屏异构 |
| 显示分辨率 | 单路最高 4K@60fps（DP），DSI 最高 2560×1600@60fps | 满足 2K 仪表与 4K 娱乐屏共存需求 |
| 色深支持 | 8bit / 10bit / 12bit 每通道 | HDR10/HLG/Dolby Vision 基础色深要求 |
| HDR 标准 | HDR10（PQ）、HLG、Dolby Vision（Tunneling） | 覆盖主流车载 HDR 内容格式 |
| 视频解码 | H.265 / H.264 / VP9，最高 8K@30fps | 支持高码率 HDR 视频流输入 |
工程提示： SA8155 的显示控制器（Display Controller）内部集成 3 个独立 Display Pipe，每个 Pipe 可独立配置时序参数、色彩矩阵与 HDR 元数据。多屏工程中需注意 Pipe 与物理接口的静态映射关系，避免资源冲突。
1.2 显示子系统架构
SA8155 显示子系统采用分层流水线架构，从数据源到物理接口共经历 4 个主要阶段：
- Source Layer：GPU/VPU/ISP 生成帧缓冲区，支持多个 overlay 层叠加。
- Display Pipe：每个 Pipe 包含缩放器、色彩校正器（CSC）、Gamma LUT、HDR 元数据插入模块。
- Timing Controller（TCON）：生成垂直/水平同步信号、像素时钟、消隐区参数。
- PHY 层：DSI D-PHY / DP Main Link 负责串行化数据发送。
架构要点： 实际工程中，Display Pipe 0 通常固定映射到 DSI 0，Pipe 1 映射到 DP 0，Pipe 2 映射到 eDP/DP 1。此映射关系在 QNX 或 Android Automotive 的显示 HAL 层通过设备树（Device Tree）或显示配置表声明，不可在运行时动态交换。
1.3 显示接口介绍：DSI / DP / eDP
1.3.1 DSI（Display Serial Interface）
DSI 是面向嵌入式显示屏的串行接口标准，基于 MIPI D-PHY 物理层。SA8155 集成 2 路 DSI，每路支持 4-lane 或 8-lane 配置，典型应用为仪表盘与中控屏。
| 参数 | DSI 规格 | 工程约束 |
|---|---|---|
| 最大 lane 数 | 4-lane / 8-lane（合并模式） | 8-lane 需占用 2 个 DSI 控制器，减少可用接口数 |
| 每 lane 速率 | 最高 2.5 Gbps（D-PHY 1.2） | 线束长度 > 15 cm 需考虑信号完整性 |
| 分辨率上限 | 2560×1600@60fps（8-lane, 24bpp） | 更高分辨率需切换至 DP 接口 |
| 命令模式 | 支持 Video Mode 与 Command Mode | 仪表常用 Video Mode，低功耗场景用 Command Mode |
1.3.2 DP（DisplayPort）与 eDP（Embedded DisplayPort）
DP 是面向高分辨率、高色深场景的通用显示接口标准；eDP 是 DP 的嵌入式变体，专为板级直连设计，省去连接器与线缆损耗。SA8155 支持 2 路 DP/eDP 复用接口，典型应用为副驾娱乐屏与后排头枕屏。
| 对比项 | DP 1.4 | eDP 1.4 | 工程选型建议 |
|---|---|---|---|
| 物理连接 | 外部线缆 + 连接器 | 板级 FPC 或 PCB 走线 | eDP 更适合车规震动环境 |
| 最大速率 | HBR3：8.1 Gbps/lane | HBR3：8.1 Gbps/lane | 4K@60fps 需 4-lane HBR3 |
| AUX 通道 | 用于 EDID/Link Training | 用于 DPCD/PSR 配置 | eDP 支持 PSR 降低静态功耗 |
| HDR 支持 | DP 1.4 原生支持 HDR10 元数据包 | 同 DP 1.4 | 需在 DPCD 中使能 HDR 标志位 |
| 典型分辨率 | 4K@60fps / 2K@120fps | 4K@60fps / 2K@120fps | 娱乐屏首选 DP，仪表慎用 eDP |
工程避坑： 部分车规 eDP 屏模组要求先通过 AUX 通道读取 DPCD 寄存器确认支持的分辨率与色深，再发起 Link Training。若跳过此步骤直接配置时序，可能导致黑屏或花屏。建议在显示驱动初始化阶段加入 DPCD 探测与回退逻辑。
1.4 显示接口选型对比总结
| 应用场景 | 推荐接口 | 关键配置参数 | HDR 支持 |
|---|---|---|---|
| 仪表盘（2K@60fps） | DSI 4-lane | Pixel Clock ≤ 300 MHz，24bpp | 通常不需要 HDR |
| 中控屏（2K@60fps） | DSI 8-lane 或 eDP | 需考虑触控同步延迟 | 可选 HDR10 |
| 副驾娱乐屏（4K@60fps） | DP 1.4 4-lane HBR3 | 色深 10bit，HDR 元数据使能 | 强制 HDR10/HLG |
| 后排头枕屏（1080p@60fps） | eDP 2-lane | PSR 使能降低功耗 | 可选 HLG |
| HUD（1280×720@60fps） | DSI 2-lane | 需特殊消隐区参数适配光机 | 通常不需要 HDR |
工程总结： SA8155 的显示接口选型需综合考虑分辨率、刷新率、色深、HDR 需求、线束长度与成本。DSI 适合短距板级连接，DP/eDP 适合高带宽与长距场景。多屏工程中，务必在硬件设计阶段确认每个接口的 lane 分配与时钟源，避免 PCB 布线阶段发现接口冲突。