2. DMA控制器硬件架构：DMA通道、请求线、仲裁机制、传输宽度与突发传输

DMA（Direct Memory Access）控制器是嵌入式系统中负责在外设与存储器之间、或存储器与存储器之间直接搬运数据的硬件引擎。理解其内部架构是驱动移植与性能调优的基础。本节从五个核心维度拆解DMA控制器的硬件组成与运行原理。

2.1 DMA通道（Channel）

DMA通道是独立的数据搬运路径，每个通道包含一组寄存器（源地址、目的地址、传输计数、控制配置），可独立配置并服务于一个外设或一次传输任务。多通道设计允许并发处理多个DMA请求。

2.2 DMA请求线（Request Line）

外设通过硬件请求线向DMA控制器发出数据传输请求。每条请求线对应一个外设事件（如UART接收缓冲区非空、定时器溢出、ADC转换完成）。DMA控制器检测到请求后，根据配置启动一次传输。

2.3 仲裁机制（Arbitration）

当多个DMA通道同时请求总线访问时，仲裁器决定哪个通道获得总线控制权。仲裁策略直接影响实时性和吞吐量。

2.4 传输宽度（Transfer Width）

传输宽度定义DMA每次总线访问搬运的数据位宽。源和目的宽度可以不同，硬件自动进行对齐与填充。

2.5 突发传输（Burst Transfer）

突发传输允许DMA在一次总线仲裁授权后连续传输多个数据单元，减少总线仲裁开销，提高有效带宽。突发长度（Burst Length）表示一次突发中传输的数据单元个数。

2.6 综合配置示例

以下代码展示在Linux DMA引擎框架中配置I2C从设备DMA传输的典型流程，涵盖通道、请求线、传输宽度与突发长度设置：

#include <linux/dmaengine.h>
#include <linux/dma-mapping.h>

struct dma_slave_config config = {
    .direction = DMA_DEV_TO_MEM,          // I2C接收：外设→内存
    .src_addr = (phys_addr_t)i2c_base + 0x10, // I2C数据寄存器地址
    .src_addr_width = DMA_SLAVE_BUSWIDTH_1_BYTE, // I2C每次1字节
    .src_maxburst = 4,                    // 突发长度4，匹配I2C FIFO深度
    .dst_addr = (phys_addr_t)buf_phys,    // 目的内存物理地址
    .dst_addr_width = DMA_SLAVE_BUSWIDTH_4_BYTES, // 内存按32-bit对齐
    .dst_maxburst = 4,
};

struct dma_chan *chan;
chan = dma_request_channel(mask, filter_fn, "i2c0_rx");
if (!chan) {
    dev_err(dev, "Failed to request DMA channel\n");
    return -ENODEV;
}

dmaengine_slave_config(chan, &config);

struct dma_async_tx_descriptor *tx;
tx = dmaengine_prep_slave_sg(chan, sgl, nr_sg, DMA_DEV_TO_MEM,
                             DMA_PREP_INTERRUPT | DMA_CTRL_ACK);
tx->callback = dma_rx_callback;
tx->callback_param = priv;

dmaengine_submit(tx);
dma_async_issue_pending(chan);