2. ARM平台音频硬件架构：SoC内部音频子系统与外部Codec连接

ARM平台的音频硬件架构是理解DMA传输与ALSA驱动调优的基础。本章深入剖析SoC内部音频子系统的核心组件（I2S控制器、DMAC、SRAM）、外部Codec的连接方式，以及时钟树与MCLK的配置策略。掌握这些硬件细节，是后续进行驱动开发和性能调优的前提。

2.1 SoC内部音频子系统核心组件

现代ARM SoC内部集成了完整的音频处理通路，主要由以下三大模块构成：

• I2S（Inter-IC Sound）控制器：负责数字音频数据的串行收发，是CPU/内存与外部Codec之间的数字音频桥梁。
• DMAC（Direct Memory Access Controller）：负责在无需CPU干预的情况下，在内存与I2S控制器FIFO之间搬运音频数据，是高性能音频传输的关键。
• SRAM（片上SRAM）：作为音频数据的临时缓冲或DMA描述符存储区，可降低对系统总线的争用，提升实时性。

2.2 外部Codec连接方式

外部音频Codec通过数字音频接口与SoC的I2S控制器相连，常见的连接方式包括：

2.3 时钟树与MCLK配置

音频时钟是保证音频数据无失真传输的生命线。MCLK（Master Clock）是音频子系统的基准时钟，通常由SoC的PLL或外部晶振产生，经过分频后供给I2S控制器和Codec。

2.3.1 时钟树结构

典型的ARM音频时钟树包含以下层级：

1. 时钟源：外部晶振（24.576MHz / 22.5792MHz）或SoC内部PLL。
2. MCLK：主时钟，频率通常为采样率的256倍或512倍（例如48kHz采样率对应12.288MHz MCLK）。
3. BCLK：位时钟，频率 = 采样率 × 位深 × 通道数（例如48kHz × 32bit × 2ch = 3.072MHz）。
4. LRCLK：帧时钟，频率等于采样率（例如48kHz）。

2.3.2 MCLK配置实战

在ALSA驱动中，MCLK的配置通常通过 snd_soc_dai_set_sysclk() 接口实现。以下是一个典型的MCLK配置代码片段：

/* 在Codec驱动中配置MCLK */
static int codec_set_sysclk(struct snd_soc_dai *dai, int clk_id,
                            unsigned int freq, int dir)
{
    struct codec_priv *priv = snd_soc_dai_get_drvdata(dai);
    int ret;

    /* 设置PLL分频系数 */
    ret = clk_set_rate(priv->mclk, freq);
    if (ret < 0) {
        dev_err(dai->dev, "Failed to set MCLK rate: %d\n", ret);
        return ret;
    }

    /* 配置Codec内部时钟分频器 */
    regmap_update_bits(priv->regmap, CODEC_CLK_CTRL,
                       CODEC_MCLK_DIV_MASK,
                       CODEC_MCLK_DIV_4);

    dev_dbg(dai->dev, "MCLK configured to %u Hz\n", freq);
    return 0;
}

2.4 硬件架构对驱动开发的影响

理解上述硬件架构后，在ALSA驱动开发中需重点关注以下映射关系：