1. 音频系统概述：数字音频基础与总线协议

本章作为整个课程的基石，将系统梳理数字音频的核心概念、编解码器工作原理以及主流的数字音频总线协议。理解这些基础是后续深入分析 ARM 音频驱动、DMA 传输机制以及 ALSA 框架调优的必备前提。

1.1 数字音频基础三要素

数字音频的本质是将连续的模拟声波信号离散化为二进制数据。描述这一过程的核心参数有三个：采样率 (Sample Rate)、位深 (Bit Depth) 和 声道数 (Channels)。它们共同决定了音频数据的质量与数据量。

1.2 音频编解码器 (Codec) 工作原理

Codec (Coder-Decoder) 是模拟音频世界与数字音频世界之间的桥梁。在 ARM 音频系统中，它通常是一个独立的芯片或集成在 SoC 内部，负责完成模数转换 (ADC) 和数模转换 (DAC)，并处理增益、滤波、混音等任务。

Codec 的工作流程通常包含以下步骤：

1. 模拟输入处理：麦克风或线路输入的微弱模拟信号经过前置放大器 (PGA) 和抗混叠滤波器。
2. 模数转换 (ADC)：将滤波后的模拟信号按设定的采样率转换为数字 PCM 数据。
3. 数字信号处理 (DSP)：对数字流进行可编程处理，如音量调节、EQ、噪声抑制、混音等。
4. 数模转换 (DAC)：将处理后的数字 PCM 数据还原为模拟信号。
5. 模拟输出处理：经过重建滤波器和功率放大器驱动耳机或扬声器。

1.3 I2S / PCM / TDM 总线协议对比

这三种协议是数字音频设备间传输音频数据的主流串行总线标准。它们都使用至少 3 根信号线：位时钟 (BCLK)、帧同步 (FS/LRCK) 和数据线 (SD)。理解它们的差异是正确配置 CPU 和 Codec 数字接口的前提。

1.4 协议选择与驱动配置要点

在实际的 ARM 音频驱动开发中，选择哪种总线协议取决于硬件设计和应用场景。以下是驱动工程师需要关注的配置要点：

• 主从模式 (Master/Slave)：必须明确 BCLK 和 FS 由谁产生。通常 CPU 或 DMA 控制器作为 Master，Codec 作为 Slave，但也可以反向配置。
• 数据格式 (Format)：除了标准的 I2S，还有左对齐 (Left-Justified) 和右对齐 (Right-Justified) 格式。Codec 的数据手册会明确说明其支持的格式。
• 位宽与槽宽 (Data Width & Slot Width)：例如，传输 16-bit 数据时，BCLK 周期可以是 16 个 (节省功耗) 或 32 个 (兼容 24-bit Codec)。TDM 模式下，每个 Slot 的宽度必须一致。
• 时钟极性 (Polarity)：BCLK 和 FS 的上升/下降沿采样或变化需要与 Codec 端匹配，否则会导致数据错位或噪声。

static const struct snd_soc_dai_link_component codec_components[] = {
    {
        .name = "wm8960-codec.0-001a",
        .dai_name = "wm8960-hifi",
    }
};

static struct snd_soc_dai_link my_dai_link = {
    .name = "My Audio",
    .stream_name = "My Audio Stream",
    .cpus = &(struct snd_soc_dai_link_component) {
        .name = "2020000.i2s",
        .dai_name = "i2s-hifi",
    },
    .codecs = codec_components,
    .platforms = &(struct snd_soc_dai_link_component) {
        .name = "2020000.i2s",
    },
    .dai_fmt = SND_SOC_DAIFMT_I2S |       // I2S 格式
               SND_SOC_DAIFMT_CBS_CFS |    // Codec 作为 Slave (BCLK, FS 由 CPU 提供)
               SND_SOC_DAIFMT_IB_NF,       // BCLK 反转，FS 正常
};