1. IO隔离基础概念：电气隔离原理、光耦与磁耦选型、隔离电源设计要点
1.1 电气隔离原理
电气隔离（Galvanic Isolation）是嵌入式驱动开发中保障系统安全、抑制噪声、实现电平转换的核心手段。其本质是在两个电路之间阻断直流电流通路，同时允许信号或能量通过非接触方式（磁场、电场、光）跨越隔离屏障。
核心目标：切断地环路、防止浪涌损坏、消除共模噪声、实现不同电压域之间的安全通信。
电气隔离的三大基本参数决定了隔离性能：
| 参数 | 定义 | 典型值（工业级） |
|---|---|---|
| 隔离电压 (VISO) | 隔离屏障能承受的短时最高电压 | 2.5 kVRMS ~ 5 kVRMS |
| 爬电距离 (Creepage) | 沿绝缘表面测量的最短距离 | ≥ 8 mm (for 400 VRMS) |
| 共模瞬态抑制 (CMTI) | 隔离器件耐受共模电压变化率的能力 | ≥ 25 kV/μs (高速数字隔离) |
驱动开发提示：在调试DMA重映射故障时，若发现数据错位或丢失，应首先检查隔离器件的CMTI是否满足总线瞬态要求。CMTI不足会导致隔离器误翻转，产生位错误。
1.2 光耦与磁耦选型对比
光耦（Optocoupler）和磁耦（Digital Isolator / Magnetic Coupler）是驱动IO隔离中最常用的两种器件。选型需综合考虑速率、功耗、寿命和隔离等级。
| 对比维度 | 光耦 (Optocoupler) | 磁耦 (Digital Isolator) |
|---|---|---|
| 耦合介质 | LED + 光电晶体管 | 片上变压器 / 电容耦合 |
| 最大数据速率 | 典型 1~10 Mbps (高速型可达 50 Mbps) | 典型 25~150 Mbps (最高可达 600 Mbps) |
| 功耗 (每通道) | 5~15 mA (LED驱动电流大) | 1~5 mA (CMOS工艺) |
| 寿命 / 老化 | LED光衰明显，高温下寿命缩短 | 无发光器件，寿命长，可靠性高 |
| 共模瞬态抑制 | 10~25 kV/μs | 25~100 kV/μs |
| 典型应用 | 低速开关量、继电器驱动、PLC输入 | SPI/I2C/UART高速总线、DMA数据流 |
避坑提醒：光耦的CTR（电流传输比）在高温下会显著衰减。若驱动DMA数据流使用光耦，必须预留足够的LED驱动电流余量（通常取CTR最小值的2倍以上），否则高温下信号幅度不足会导致DMA传输CRC错误。
1.3 隔离电源设计要点
隔离电源为隔离屏障两侧提供独立的供电轨。设计不当会直接破坏隔离效果，甚至引入新的噪声耦合路径。
隔离电源架构
- 隔离DC-DC模块：集成变压器，输出稳压，适合功率 1~10 W 的场景。
- 分立推挽方案：使用PWM控制器 + 变压器 + LDO，成本低但设计复杂。
- 电容耦合电荷泵：用于低功耗 (< 100 mW) 信号隔离侧供电。
关键设计参数
| 参数 | 要求 | 典型值 |
|---|---|---|
| 隔离耐压 | ≥ 系统最高工作电压的 1.5 倍 | 3 kVDC / 2.5 kVRMS |
| 输出纹波 | ≤ 50 mVpp (数字电路) | 10~30 mVpp |
| 负载调整率 | ≤ 5% | 1~3% |
| 爬电距离 | 依据 PCB 污染等级和材料组别计算 | ≥ 6.4 mm (IEC 60950) |
PCB布局避坑清单
- 隔离带下方禁止走线：变压器或隔离DC-DC模块下方的PCB内层必须挖空，防止寄生电容耦合共模噪声。
- 输入输出地分离：初级地和次级地之间保持至少 6 mm 爬电距离，仅在系统单点接地处连接。
- 滤波电容靠近隔离器件引脚：每个电源引脚放置 0.1 μF + 10 μF 电容，回路面积最小化。
- 避免跨隔离带的长平行走线：若必须跨越，使用差分对或增加地线屏蔽。
驱动调试关联：在DMA重映射场景中，若隔离电源纹波过大（> 100 mVpp），会导致数字隔离器输出抖动，进而引发DMA采样时序违规。建议在隔离电源输出端增加 π 型滤波器（10 μH + 10 μF + 10 μH），将纹波抑制到 30 mVpp 以下。