camera调试工具与DMA传输链路分析实战 - 第1节
1.1 Camera 模组组成
一个完整的 Camera 模组（CCM，Compact Camera Module）是图像采集链路的物理起点，其内部集成了光学、机械与电子元件。理解模组构成是后续调试 DMA 与 ISP 管线的基础。
| 组件 | 功能描述 | 调试关注点 |
|---|---|---|
| Lens（镜头） | 汇聚光线，决定视场角（FOV）与景深 | 焦距校准、红外滤光片匹配 |
| IR Filter（红外滤光片） | 截止红外光，保证可见光成像色彩准确 | 偏色问题排查 |
| Image Sensor（图像传感器） | 将光信号转换为模拟电信号（Bayer 阵列） | 曝光、增益、帧率、HDR 模式 |
| Actuator（马达/VCM） | 驱动镜头移动实现自动对焦（AF） | 对焦曲线、马达电流 |
| Driver IC（驱动芯片） | 提供马达驱动电压与电流 | I2C 通信、供电时序 |
| FPC（柔性电路板） | 连接传感器与主板的电气通路 | 信号完整性、阻抗匹配 |
1.1.1 图像传感器核心架构
传感器内部包含像素阵列（Pixel Array）、行选通电路（Row Decoder）、列读出电路（Column ADC）以及时序发生器（Timing Generator）。像素输出遵循 Bayer 模式（RGGB），每个像素仅采集一种颜色分量，后续 ISP 管线通过去马赛克（Demosaic）恢复全彩。
1.2 ISP 管线简介
ISP（Image Signal Processor）是 Camera 系统的“大脑”，负责将 Sensor 输出的 RAW 数据转换为高质量的 YUV/RGB 图像。ISP 管线通常由硬件加速模块或 DSP 实现，调试人员需要理解每个模块对图像质量的影响。
1.2.1 ISP 管线典型处理流程
- BLC（黑电平校正）：减去光学黑电平，消除暗电流噪声。
- LSC（镜头阴影校正）：补偿镜头边缘亮度衰减。
- Demosaic（去马赛克）：从 Bayer 阵列插值出 RGB 全彩图像。
- AWB（自动白平衡）：调整 R/G/B 增益，使白色物体在不同光源下呈现中性。
- CCM（色彩校正矩阵）：将 Sensor 色彩空间映射到标准 sRGB 空间。
- Gamma（伽马校正）：对亮度进行非线性映射，适配显示设备。
- Sharpen（锐化）：增强边缘对比度，提升视觉清晰度。
- YUV 输出：最终输出 YUV420/YUV422 格式给编码器或显示。
| ISP 模块 | 常见调试参数 | 异常现象 |
|---|---|---|
| BLC | black_level, offset | 暗部偏绿/偏紫 |
| LSC | gain_table, mesh_size | 四角偏暗或偏色 |
| AWB | color_temperature, R_gain, B_gain | 白墙偏黄/偏蓝 |
| CCM | 3x3 矩阵系数 | 红色过饱和或肤色失真 |
| Gamma | gamma_curve LUT | 暗部细节丢失或高光过曝 |
1.3 MIPI CSI 接口标准
MIPI CSI（Camera Serial Interface）是 Camera 模组与 SoC 之间最主流的高速串行接口。CSI-2 协议定义了物理层（D-PHY/C-PHY）、协议层（LLP，Low Level Protocol）以及应用层（像素格式封装）。
1.3.1 D-PHY 物理层关键参数
| 参数 | 典型值 | 说明 |
|---|---|---|
| Lane 数量 | 1 / 2 / 4 Lane | 4 Lane 最高支持 4K@60fps |
| 每 Lane 速率 | 80 Mbps ~ 2.5 Gbps | 取决于 SoC 与 Sensor 能力 |
| HS 模式电压 | 200 mV（差分） | 高速数据传输模式 |
| LP 模式电压 | 0 ~ 1.2V（单端） | 控制指令传输模式 |
| 数据编码 | DDR（双沿采样） | 每个时钟沿传输 1 bit |
1.3.2 CSI-2 协议层数据包结构
CSI-2 传输以“包”为单位，分为短包（Short Packet，8字节）和长包（Long Packet，可变长度）。长包包含包头（PH）、数据负载（Payload）和包尾（PF）。调试时经常需要解析包头的虚拟通道（VC）与数据类型（DT）。
// CSI-2 长包结构示例（RAW10 格式）
// 包头 (4 bytes): 0x2B (VC=0, DT=0x2B 表示 RAW10)
// 数据负载: 像素数据，按行对齐
// 包尾 (2 bytes): CRC 校验
// 帧起始短包: 0x00 0x00 0x00 0x01
// 帧结束短包: 0x00 0x00 0x00 0x011.3.3 DMA 与 MIPI 的衔接
Sensor 通过 MIPI CSI 接口将数据发送到 SoC 的 MIPI 接收控制器（D-PHY 接收器），接收器将串行数据转换为并行数据，然后通过 DMA 引擎搬运到系统内存（DDR）中。DMA 描述符的配置必须与 MIPI 的帧格式对齐：
- 帧起始（FS）：触发 DMA 开始传输一帧数据。
- 行有效（HSYNC）：触发 DMA 传输一行数据。
- 帧结束（FE）：触发 DMA 中断，通知 CPU 处理完成。