2. ARM Cortex-M 架构基础：Cortex-M 系列处理器特点、寄存器组、操作模式与特权级、中断与异常处理
ARM Cortex-M 系列处理器是专为微控制器（MCU）领域设计的 32 位 RISC 内核，以其高能效、低中断延迟和强大的位操作能力著称。理解 Cortex-M 架构是移植 FreeRTOS 并对其进行性能调优的基石。本章将深入剖析 Cortex-M 系列的核心特点、寄存器模型、操作模式与特权级划分，以及中断与异常处理机制。
2.1 Cortex-M 系列处理器特点
Cortex-M 系列包含多个子系列（如 M0/M0+、M3、M4、M7、M33 等），它们在指令集、性能与功能上有所差异，但共享以下核心架构特性：
- ARMv6-M / ARMv7-M / ARMv8-M 架构：采用 Thumb/Thumb-2 指令集，代码密度高，支持硬件乘除法。
- 哈佛架构或统一总线：指令总线和数据总线可分离（如 M3/M4），提升取指效率。
- 嵌套向量中断控制器（NVIC）：支持多达 240 个外部中断，可编程中断优先级，硬件自动压栈/出栈。
- 低功耗模式：内置 WFI（Wait For Interrupt）和 WFE（Wait For Event）指令，支持深度睡眠。
- MPU（内存保护单元）：可选组件，用于隔离任务地址空间，增强系统安全性。
- SysTick 定时器：24 位递减计数器，专为操作系统提供周期性滴答中断。
FreeRTOS 移植要点：Cortex-M 的 SysTick 定时器是 FreeRTOS 任务调度的“心跳”。在移植时，需将 SysTick 中断优先级设置为最低（数值最大），以避免在临界区中嵌套中断导致调度紊乱。
2.2 寄存器组
Cortex-M 的寄存器组采用“通用寄存器 + 特殊寄存器”的架构。与经典 ARM 不同，Cortex-M 没有 Banked 寄存器（除 MSP/PSP 外），简化了上下文切换。
| 寄存器类别 | 寄存器名称 | 功能描述 | FreeRTOS 相关性 |
|---|---|---|---|
| 通用寄存器 | R0 - R3 | 参数传递 / 临时变量 | 任务切换时需入栈保存 |
| R4 - R11 | 被调用者保存寄存器 | 任务上下文核心保存区 | |
| R12 (IP) | 过程间调用暂存 | 入栈保存 | |
| R13 (SP) | 堆栈指针（MSP/PSP） | 任务栈与内核栈分离关键 | |
| 链接/程序计数器 | R14 (LR) | 链接寄存器，保存返回地址 | 异常返回时使用 EXC_RETURN |
| R15 (PC) | 程序计数器 | 任务入口地址 | |
| 特殊寄存器 | xPSR | 程序状态寄存器（组合） | 保存条件标志与中断状态 |
| PRIMASK / FAULTMASK / BASEPRI | 中断屏蔽寄存器 | FreeRTOS 临界区实现基础 | |
| CONTROL | 控制寄存器（特权/栈选择） | 决定使用 MSP 还是 PSP |
关键寄存器：堆栈指针 SP
Cortex-M 拥有两个堆栈指针：MSP（主堆栈指针） 和 PSP（进程堆栈指针）。FreeRTOS 在启动调度器后，内核代码（如中断服务、SVC 处理）使用 MSP，而每个用户任务使用独立的 PSP。这种分离机制确保了内核栈与任务栈互不干扰，是任务切换安全性的基石。
Cortex-M 拥有两个堆栈指针：MSP（主堆栈指针） 和 PSP（进程堆栈指针）。FreeRTOS 在启动调度器后，内核代码（如中断服务、SVC 处理）使用 MSP，而每个用户任务使用独立的 PSP。这种分离机制确保了内核栈与任务栈互不干扰，是任务切换安全性的基石。
2.3 操作模式与特权级
Cortex-M 处理器定义了两种操作模式和两个特权级，这种设计为操作系统提供了硬件级的安全隔离。
- 操作模式：
- 线程模式（Thread Mode）：通常用于执行用户任务。复位后默认进入线程模式。
- 处理模式（Handler Mode）：用于执行异常/中断服务程序。退出异常时自动返回线程模式。
- 特权级：
- 特权级（Privileged）：可访问所有寄存器与内存空间，可修改 CONTROL 寄存器。
- 非特权级（Unprivileged）：受限访问，无法执行 CPSID/CPSIE 等特权指令，无法直接操作 MPU。
FreeRTOS 移植陷阱：若芯片支持 MPU 且启用了非特权级任务，则 FreeRTOS 的
vTaskDelay() 和 xQueueSend() 等 API 必须通过 SVC（系统服务调用）异常陷入特权级执行。否则，任务将因访问受限寄存器而触发 HardFault。
| 模式 | 特权级 | 堆栈指针 | 典型用途 |
|---|---|---|---|
| 线程模式 | 特权级 或 非特权级 | MSP 或 PSP | 用户任务执行（FreeRTOS 任务） |
| 处理模式 | 始终为特权级 | 始终使用 MSP | 中断服务、异常处理、系统调用 |
2.4 中断与异常处理
Cortex-M 的异常处理机制是其低延迟中断响应的核心。所有异常（包括中断）都有一个固定的优先级和向量表入口。
2.4.1 异常类型与优先级
Cortex-M 支持最多 256 个异常向量（包括系统异常和外部中断）。优先级数值越小，优先级越高。FreeRTOS 通常将 PendSV 和 SysTick 设置为最低优先级。
| 异常编号 | 异常名称 | 优先级 | FreeRTOS 用途 |
|---|---|---|---|
| 1 | Reset | -3（最高） | 系统启动 |
| 2 | NMI | -2 | 不可屏蔽中断 |
| 3 | HardFault | -1 | 错误处理 |
| 11 | SVC | 可编程 | 系统服务调用（任务切换入口） |
| 14 | PendSV | 可编程（通常最低） | 任务上下文切换（延迟执行） |
| 15 | SysTick | 可编程（通常最低） | OS 滴答定时器 |
| 16+ | 外部中断 (IRQ) | 可编程 | 外设驱动 |
2.4.2 硬件自动压栈与出栈
当异常发生时，Cortex-M 硬件会自动将 R0-R3、R12、LR、PC、xPSR 这 8 个寄存器压入当前堆栈（MSP 或 PSP）。异常返回时，硬件自动恢复这些寄存器。这种机制使得 FreeRTOS 的上下文切换无需手动保存/恢复这些寄存器，大幅降低了中断延迟。
性能调优技巧：在 FreeRTOS 中，PendSV 中断用于执行实际的上下文切换。由于 PendSV 被设置为最低优先级，它会在所有其他中断处理完毕后才会执行，从而避免了在中断服务中直接进行任务切换导致的优先级反转问题。这是 FreeRTOS 实现“中断延迟确定性”的关键设计。
2.4.3 PendSV 与 SysTick 在 FreeRTOS 中的协作
FreeRTOS 利用 PendSV 和 SysTick 实现任务调度：
- SysTick 中断：周期性触发，调用
xTaskIncrementTick()更新系统滴答计数。若发现需要任务切换，则触发 PendSV。 - PendSV 中断：在 SysTick 或任何其他中断退出后执行。它调用
vTaskSwitchContext()选择下一个要运行的任务，然后执行实际的寄存器上下文切换（保存当前任务上下文，恢复新任务上下文）。
调优建议：在 Cortex-M4/M7 等支持 FPU 的内核上，FreeRTOS 需要额外保存/恢复浮点寄存器（S0-S31 和 FPSCR）。如果任务不使用浮点运算，可通过
configUSE_TASK_FPU_SUPPORT 宏禁用浮点上下文保存，以提升切换性能。