4. DMA控制器硬件架构：DMA引擎内部模块与通道仲裁

DMA控制器的硬件架构是理解数据搬运效率的核心。一个高性能DMA引擎通常由三个关键内部模块构成：描述符获取单元、数据搬运引擎和中断控制器。此外，多通道设计与仲裁机制决定了多个DMA请求如何共享总线带宽。本节将深入剖析这些模块的内部结构、交互流程以及仲裁策略。

4.1 描述符获取单元 (Descriptor Fetch Unit)

描述符获取单元是DMA引擎的“大脑”，负责从系统内存中读取DMA描述符，并解析出搬运任务所需的全部参数。描述符通常以环形缓冲区 (Ring Buffer)或链式列表 (Linked List)的形式组织在内存中。

描述符格式示例 (64字节典型结构)

4.2 数据搬运引擎 (Data Move Engine)

数据搬运引擎是DMA控制器的执行核心，负责根据描述符获取单元解析出的参数，在源地址和目的地址之间搬运数据。它直接与系统总线接口交互，发起读写事务。

搬运引擎内部流水线

1. 地址生成：根据描述符中的基地址和当前偏移，生成读写地址。
2. 读事务发起：向系统总线发送读请求，读取源数据。
3. 数据缓冲：使用内部FIFO暂存读取的数据，等待写事务就绪。
4. 写事务发起：向系统总线发送写请求，将数据写入目的地址。
5. 完成确认：等待写响应，更新内部状态计数器。

4.3 中断控制器 (Interrupt Controller)

中断控制器负责在DMA传输完成或发生错误时，向CPU发送中断信号。高效的中断机制可以减少CPU轮询开销，提升系统整体性能。

中断类型与触发条件

4.4 DMA通道与仲裁机制

现代DMA控制器通常支持多通道 (Multi-Channel)设计，每个通道可以独立处理一个DMA传输流。通道之间通过仲裁机制共享系统总线带宽。

通道架构

• 独立通道：每个通道拥有独立的描述符获取单元、数据搬运引擎和中断控制器，可并行处理多个传输任务。
• 共享通道：多个通道共享数据搬运引擎，通过时分复用（TDM）方式执行传输，节省硬件资源。
• 优先级通道：为关键传输（如实时数据流）分配高优先级，确保低延迟。

仲裁算法对比

4.5 通道与仲裁的工程实践建议

典型多通道配置示例

// 伪代码：DMA通道配置
DMA_CTRL->CHANNEL[0].PRIORITY = 0;       // 最高优先级
DMA_CTRL->CHANNEL[0].DESC_RING_BASE = 0x1000;
DMA_CTRL->CHANNEL[0].DESC_RING_SIZE = 64;
DMA_CTRL->CHANNEL[0].INTERRUPT_EN = 1;

DMA_CTRL->CHANNEL[1].PRIORITY = 1;       // 中等优先级
DMA_CTRL->CHANNEL[1].DESC_RING_BASE = 0x2000;
DMA_CTRL->CHANNEL[1].DESC_RING_SIZE = 128;
DMA_CTRL->CHANNEL[1].INTERRUPT_EN = 1;

DMA_CTRL->CHANNEL[2].PRIORITY = 2;       // 低优先级
DMA_CTRL->CHANNEL[2].DESC_RING_BASE = 0x3000;
DMA_CTRL->CHANNEL[2].DESC_RING_SIZE = 256;
DMA_CTRL->CHANNEL[2].INTERRUPT_EN = 0;   // 轮询模式

// 设置仲裁模式为加权轮询
DMA_CTRL->ARB_MODE = ARB_WEIGHTED_RR;
DMA_CTRL->CHANNEL_WEIGHT[0] = 4;  // 权重4
DMA_CTRL->CHANNEL_WEIGHT[1] = 2;  // 权重2
DMA_CTRL->CHANNEL_WEIGHT[2] = 1;  // 权重1