1. TLB 基础概念：定义、作用与内存访问路径中的位置

1.1 什么是 TLB？

TLB（Translation Lookaside Buffer，页表缓存） 是 CPU 内部的一个专用高速缓存，用于存储最近使用的虚拟地址到物理地址的映射关系。它是分页内存管理系统的关键硬件组件，直接决定了虚拟地址翻译的性能。

1.2 TLB 的作用

• 加速地址翻译：将虚拟地址（VA）到物理地址（PA）的翻译时间从多次内存访问（多级页表遍历）降低到 1 个时钟周期左右。
• 降低内存访问延迟：避免每次访存都访问主存中的页表，减少约 2–4 次内存读取。
• 支持虚拟内存：使分页机制的性能开销可接受，是虚拟内存系统能够实际部署的前提。
• 减少页表遍历的功耗：TLB 命中时无需访问片外内存，显著降低能耗。

1.3 TLB 在内存访问路径中的位置

在典型的现代处理器中，TLB 位于 CPU 核心与缓存层次之间，是地址翻译流水线的第一站。下图展示了 TLB 在内存访问路径中的精确位置：

1.4 TLB 与页表的关系

1.5 TLB 的层次结构

现代处理器通常采用多级 TLB 设计，以平衡访问速度与命中率：

• L1 TLB：紧贴 CPU 核心，容量最小（通常 32–64 条目），访问延迟 1 个周期，分为指令 TLB（ITLB）和数据 TLB（DTLB）。
• L2 TLB：统一指令/数据，容量较大（512–2048 条目），延迟 2–5 个周期，作为 L1 TLB 未命中时的第二级缓存。
• 大页 TLB：专门缓存 2MB/1GB 大页的映射，减少大页场景下的 TLB 压力。

1.6 TLB 的典型访问流程

1. CPU 发出虚拟地址（VA），包含虚拟页号（VPN）和页内偏移（Offset）。
2. TLB 并行查找：将 VPN 与 TLB 中所有条目的标签（Tag）进行比较。
3. TLB 命中：直接返回对应的物理页号（PPN），与偏移拼接形成物理地址（PA），送往缓存/内存。
4. TLB 未命中：硬件触发页表遍历（Page Walk），从多级页表中读取页表项。
5. 页表项回填：将新获取的页表项写入 TLB，替换旧条目（通常使用 LRU 或随机替换策略）。
6. 重试访问：重新执行步骤 2，此时 TLB 命中，完成地址翻译。

1.7 TLB 条目结构

每个 TLB 条目通常包含以下字段：