3. DMA控制器硬件原理

DMA（Direct Memory Access）控制器是系统中负责在外设与内存、内存与内存之间直接传输数据的硬件引擎。理解其内部组成与寄存器模型，是进行驱动开发和性能调优的基础。本章将深入剖析DMA控制器的核心硬件结构。

3.1 DMA控制器内部组成

一个典型的DMA控制器由以下功能单元构成，它们协同工作以完成一次完整的传输事务。

3.2 源/目的地址寄存器

地址寄存器决定了DMA传输的数据从何处读取、写入何处。根据硬件设计，地址寄存器支持多种寻址模式。

3.3 传输计数寄存器

传输计数寄存器（Transfer Count Register, TCR）记录待传输的数据单元数量。每次传输完成后，硬件自动递减该寄存器值。

• 初始值设置： 由驱动程序在启动DMA前写入，表示本次传输的总数据量（以字节、半字或字为单位）。
• 递减机制： 每完成一次数据单元传输，TCR减1。当TCR减至0时，触发传输完成中断或启动链式描述符中的下一段传输。
• 链式传输支持： 高级DMA控制器支持多个描述符链表，每个描述符包含独立的TCR，实现连续大块数据的分段传输。

3.4 控制寄存器

控制寄存器（Control Register, CR）是DMA引擎的“大脑”，驱动通过写入该寄存器来配置传输模式、触发启动、查询状态。

3.5 寄存器编程示例

以下是一个简化的DMA初始化代码片段，展示如何配置寄存器以完成一次外设到内存的传输。

/* 伪代码：DMA控制器寄存器编程示例 */
#define DMA_BASE_ADDR  0x1C000000
#define DMA_SAR        (DMA_BASE_ADDR + 0x00)  /* 源地址寄存器 */
#define DMA_DAR        (DMA_BASE_ADDR + 0x04)  /* 目的地址寄存器 */
#define DMA_TCR        (DMA_BASE_ADDR + 0x08)  /* 传输计数寄存器 */
#define DMA_CR         (DMA_BASE_ADDR + 0x0C)  /* 控制寄存器 */

void dma_start_periph_to_mem(uint32_t periph_addr, uint32_t mem_addr, uint32_t count)
{
    /* 1. 确保DMA通道已停止 */
    while (readl(DMA_CR) & 0x1);

    /* 2. 配置源地址（外设地址，固定模式） */
    writel(periph_addr, DMA_SAR);

    /* 3. 配置目的地址（内存地址，递增模式） */
    writel(mem_addr, DMA_DAR);

    /* 4. 设置传输计数（以字为单位） */
    writel(count, DMA_TCR);

    /* 5. 配置控制寄存器：
     *    - 传输类型: 外设到内存 (0x04)
     *    - 突发大小: 4字节 (0x10)
     *    - 地址模式: 源固定 + 目的递增 (0x00)
     *    - 中断使能: 开启 (0x02)
     *    - 通道使能: 开启 (0x01)
     */
    uint32_t cr = (0x04 << 2) | (0x01 << 4) | (0x00 << 6) | (0x01 << 1) | 0x01;
    writel(cr, DMA_CR);
}

3.6 寄存器配置与性能关系

寄存器的配置不仅决定传输的正确性，更直接影响DMA的吞吐量和延迟。下表总结了关键配置项对性能的影响。