3. 开发环境搭建：Vivado/Vitis HLS安装、仿真工具配置、FPGA开发板选型
说实话，很多同学学ISP算法FPGA部署，第一步就卡在环境搭建上。工具装不上、版本不匹配、仿真跑不起来——我见过太多人在这上面浪费一周时间。这一章，我把这些年踩过的坑和总结的经验直接给你，照着做就行。
3.1 工具链概览：你到底需要装什么？
先搞清楚我们要用哪些工具。别一上来就下载几十个G的安装包，结果发现装错了版本。
| 工具 | 用途 | 我的推荐版本 |
|---|---|---|
| Vivado | RTL设计、综合、布局布线、比特流生成 | 2020.2 或 2021.1 |
| Vitis HLS | C/C++高层次综合，把算法转成RTL | 2020.2（与Vivado同版本） |
| Vitis | 嵌入式开发、ARM+FPGA协同 | 2020.2 |
| ModelSim/Questa | RTL仿真（Vivado自带Xsim） | Vivado自带即可 |
3.2 Vivado安装：别踩这些坑
安装Vivado其实不难，但有几个关键点要注意。
3.2.1 下载与安装步骤
- 去官网下载：Xilinx官网，选择"Vivado Design Suite - HLx Editions"。别下错了，要选包含Vitis HLS的版本。
- 安装路径：不要有中文！不要有空格！我习惯用
C:\Xilinx\Vivado\2020.2这种结构。 - 选择组件：至少勾选"Vivado"、"Vitis HLS"、"Vitis"三个核心组件。如果你用Zynq，还要勾选"Zynq-7000"器件库。
- 安装时间：大概需要1-2小时，取决于你的网速和硬盘速度。建议晚上睡觉前开始装。
3.2.2 License配置
装完工具，第一件事就是配License。没有License，Vivado只能跑30分钟就自动退出。
- 学生/个人用户：去Xilinx官网申请免费WebPack License，覆盖大部分中小型器件。
- 公司用户：找IT要Floating License Server地址。
- 配置路径：Vivado → Help → Obtain License → Load License。
避坑指南：我曾经遇到过License文件明明加载成功，但综合时还是报"License check failed"。后来发现是环境变量XILINXD_LICENSE_FILE没设置对。你可以在系统环境变量里手动加上这个变量，指向你的license文件路径。
3.3 Vitis HLS：C语言转RTL的桥梁
Vitis HLS是我们这门课的核心工具。ISP算法用C/C++写好，通过HLS转成RTL，再集成到Vivado工程里。
3.3.1 安装注意事项
Vitis HLS是跟着Vivado一起安装的。如果你在安装时勾选了"Vitis HLS"，它就会自动装好。启动方式有两种：
- 独立启动：开始菜单 → Vitis HLS 2020.2
- 从Vivado启动：Tools → Launch Vitis HLS
我个人习惯独立启动，因为HLS工程和Vivado工程分开管理更清晰。
3.3.2 第一个HLS工程：Hello World
装好后，我们来跑个最简单的例子，验证环境是否正常。
// simple_add.cpp
#include <ap_int.h>
void simple_add(ap_uint<8> a, ap_uint<8> b, ap_uint<9> &sum) {
#pragma HLS INTERFACE ap_ctrl_none port=return
#pragma HLS INTERFACE ap_none port=a
#pragma HLS INTERFACE ap_none port=b
#pragma HLS INTERFACE ap_vld port=sum
sum = a + b;
}在Vitis HLS里新建工程，添加这个文件，然后跑C仿真和C综合。如果一切顺利，你会看到综合报告里显示"Latency: 2 cycles"之类的信息。嗯，这说明你的环境搭好了。
3.4 仿真工具配置：验证你的设计
仿真，说白了就是让你的设计在电脑上先跑一遍，看看对不对。FPGA开发不像写软件，烧进去发现不对，改起来很麻烦。所以仿真这一步，千万别省。
3.4.1 Vivado自带仿真器Xsim
Vivado自带Xsim，够用了。不需要额外装ModelSim或Questa。配置方法很简单：
- 打开Vivado工程
- 点击左侧"Flow Navigator" → "Simulation" → "Simulation Settings"
- 选择"Xsim"作为仿真器
- 添加testbench文件
我个人习惯写一个独立的testbench文件，用$readmemh读取测试图像数据，这样仿真时能直观看到处理结果。
3.4.2 仿真波形查看
仿真跑完后，Vivado会自动打开波形窗口。但默认显示的信号可能不是你关心的。你可以手动添加信号到波形窗口，或者用mark_debug属性标记关键信号。
我的经验：仿真时一定要加"force"命令或者用testbench驱动输入，否则信号全是X态（未知）。我曾经犯过这个错，仿真跑完一看波形全是红色，还以为工具坏了。
3.5 FPGA开发板选型：K7还是Zynq？
这个问题，几乎每个学生都会问我。我的回答是：看你的应用场景。
| 系列 | 特点 | 适合场景 | 推荐型号 |
|---|---|---|---|
| Artix-7 (K7) | 纯FPGA，逻辑资源丰富，功耗低 | 纯硬件加速，不跑Linux | XC7A35T / XC7A100T |
| Zynq-7000 | ARM Cortex-A9 + FPGA，软硬协同 | 需要嵌入式系统，跑Linux | XC7Z010 / XC7Z020 |
| Kintex-7 | 高性能，资源多，价格高 | 高分辨率ISP处理 | XC7K325T |
3.5.1 我的推荐
如果你刚开始学，我建议用Zynq-7020。为什么？
- 性价比高：几百块钱就能买到一块开发板（比如黑金AX7020或米联客MZ7020）。
- 资源够用：53K LUT、220 DSP Slice，跑一般的ISP算法绰绰有余。
- 有ARM核：可以跑Linux，方便做图像采集和显示驱动。
- 资料多：网上教程、例程一大堆，遇到问题好解决。
如果你手头已经有K7开发板，也没问题。我们这门课的大部分算法，K7也能跑。只是没有ARM核，图像输入输出需要额外接摄像头和显示器接口。
3.6 知识体系总览
下面这张图，把本章的核心内容串起来了。你照着这个流程走，环境搭建就不会乱。
3.7 本章小结
环境搭建这件事，说难不难，说简单也不简单。关键是要有耐心，按照步骤来。我见过太多人卡在安装这一步，其实只要注意以下几点：
- 版本统一：Vivado和Vitis HLS用同一个年份版本
- 路径无中文：安装路径和工程路径都不要有中文
- License提前准备：装完工具立刻配License
- 开发板选Zynq：初学者首选Zynq-7020