VIP20

本课程属于：003-高级ISP算法 AI视觉与工业视觉 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

硬件加速ISP算法FPGA部署实战

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

ISP Pipeline全景概览

从CMOS传感器到RGB图像 · 理解ISP在成像链路中的位置与作用

FPGA硬件加速基础

FPGA架构 · 并行计算原理 · 流水线设计思想

FPGA硬件加速基础

开发环境搭建

Vivado/Vitis HLS安装 · 仿真工具配置 · FPGA开发板选型（如Xilinx…

开发环境搭建Vivado/Vitis

Verilog基础与流水线设计

组合逻辑与时序逻辑 · 状态机 · 乒乓操作

Verilog流水线设计

RAW域数据格式解析

Bayer Pattern · RGGB/GRBG格式 · 黑电平校正原理与硬件实现

RAW域数据格式解析

坏点校正(DPC)

静态坏点与动态坏点检测 · 中值滤波替代算法 · 流水线实现

DPC坏点校正

增益控制与数字增益

模拟增益 vs 数字增益 · 乘法器资源优化 · 定点数精度控制

增益控制数字增益

去马赛克(Demosaic)

双线性插值 · 边缘导向插值 · 硬件实现中的行缓存设计

Demosaic去马赛克

灰度世界法 · 色温估计 · 增益矩阵乘法

色彩校正矩阵(CCM)

3x3矩阵乘法 · 色彩空间转换 · 系数定点化与误差分析

CCM色彩校正矩阵

Gamma曲线查找表(LUT)生成 · 分段线性逼近 · BRAM资源利用

自动曝光(AE)

直方图统计 · 亮度均值计算 · 反馈控制逻辑

自动对焦(AF)

对比度检测法 · Sobel算子硬件实现 · 焦点值统计与峰值搜索

降噪滤波(Denoise)

均值滤波 · 高斯滤波 · 双边滤波硬件架构

Denoise降噪滤波

边缘增强(Sharpening)

拉普拉斯算子 · 非锐化掩模(Unsharp Mask… · 饱和度控制

Sharpening边缘增强

色彩空间转换

RGB2YUV/YCbCr · YUV2RGB · 色度子采样

色彩空间转换RGB2YUV/YCbC…

多帧曝光合成 · 权重图生成 · 色调映射(Tone Mapping)

缩放与裁剪(Scaling/Cropping)

双线性缩放 · 最近邻插值 · 行缓存与系数生成

Scaling/Crop…缩放

视频时序控制

VESA/ITU时序标准 · 行场同步信号生成 · 帧同步与缓存切换

视频时序控制VESA/ITU

AXI4-Stream接口设计

视频数据流协议 · TUSER/TLAST信号 · 背压与反压处理

AXI4-Stream接口设计

DDR3/DDR4控制器与帧缓存

MIG IP核使用 · 多端口仲裁 · 带宽计算与优化

DDR3/DDR4控制器

VDMA与帧缓存管理

AXI VDMA IP配置 · 帧同步锁存 · 缓存乒乓机制

VDMA帧缓存管理

HLS高级综合实战

C/C++描述ISP算法 · HLS优化指令(pipeline/u…

HLS高级综合实战

HLS实现去马赛克

行缓存HLS实现 · 窗口生成器 · 流水线启动间隔(II)优化

HLS实现去马赛克

HLS实现Gamma校正

LUT生成与BRAM映射 · 分段线性拟合 · 精度与资源权衡

ISP Pipeline集成

模块互联 · 时序收敛 · 资源利用率分析

仿真与验证

RTL仿真 · C/RTL协同仿真 · PSNR/SSIM图像质量评估

ILA/VIO调试 · 串口打印 · 实时图像抓取

上板调试ILA/VIO

性能优化与面积权衡

流水线深度调整 · 资源复用 · 速度与面积的Trade-off

性能优化面积权衡

从RAW图到JPEG输出 · 完整ISP Pipeline FPG…

项目实战RAW