4. CCD像素结构详解
CCD(Charge-Coupled Device,电荷耦合器件)的核心并不是“光电二极管阵列”这么简单,它的像素本质是一个可存储、可转移电荷的MOS电容结构。理解CCD,必须从MOS电容如何形成势阱、电荷如何被时钟驱动转移、以及表面沟道与埋沟道为何带来不同噪声与转移效率开始。本节将围绕像素结构、电荷转移机制和时钟驱动方式展开,帮助你建立CCD工作过程的完整物理图像。
一、核心原理:MOS电容与势阱形成
CCD像素的基本单元是金属—氧化物—半导体(MOS)电容。以P型硅衬底为例,当栅极施加正电压时,半导体表面能带向下弯曲,多数载流子空穴被排斥,形成耗尽区。当栅压超过阈值电压后,表面形成电子势阱,势阱的深度由栅压大小决定。光照产生的电子—空穴对中,电子被收集到势阱中,空穴则流向衬底。这样,每个MOS电容就像一个“电荷桶”,势阱越深,可容纳的信号电荷越多。
势阱深度与栅极电压近似成正比关系,因此通过控制栅极电压,可以控制电荷的存储与转移。CCD的像素并不像CMOS那样在每个像素内完成电荷到电压的转换,而是先把电荷包在像素阵列中逐级转移,最终送到输出放大器统一读出。这种“电荷域”工作方式决定了CCD具有低噪声、高填充因子和良好均匀性的特点,但也带来了时钟驱动复杂、功耗较高的问题。
关键理解:CCD像素 = MOS电容 + 势阱 + 电荷包。栅压控制势阱深度,势阱深度决定电荷存储与转移方向。
二、表面沟道与埋沟道:电荷转移的两种路径
早期CCD采用表面沟道(Surface Channel)结构,电荷在硅—二氧化硅界面处转移。表面沟道工艺简单,但存在明显问题:界面态会捕获和释放电荷,导致转移效率下降和噪声增加;同时表面势垒受界面态影响,电荷转移速度较慢。为了解决这些问题,埋沟道(Buried Channel)CCD被提出。
埋沟道CCD在硅表面下方引入一层N型掺杂层,使势阱最小值远离硅—二氧化硅界面,电荷在体内转移。这样,电荷不再与界面态直接交互,转移效率显著提高,噪声降低,工作速度也更快。埋沟道CCD的势阱分布更平滑,电荷转移更彻底,因此成为高性能CCD的主流结构。不过,埋沟道结构会降低电荷存储容量,因为势阱有效深度受到掺杂层厚度和浓度的限制。
| 对比项 | 表面沟道CCD | 埋沟道CCD |
|---|---|---|
| 电荷转移位置 | 硅—二氧化硅界面 | 硅体内(界面下方) |
| 界面态影响 | 大,噪声高 | 小,噪声低 |
| 转移效率 | 较低 | 较高 |
| 工作速度 | 较慢 | 较快 |
| 电荷存储容量 | 较大 | 较小 |
| 工艺复杂度 | 简单 | 较复杂 |
三、电荷转移机制:时钟驱动与势阱耦合
CCD的电荷转移依赖于相邻栅极下方势阱的耦合与变化。假设三个相邻栅极分别由三相时钟φ1、φ2、φ3驱动。当φ1为高电平时,其下方形成深势阱,电荷存储于此。随后φ2变为高电平,φ1仍保持高电平,两个势阱耦合,电荷开始向φ2下方扩散。当φ1变为低电平时,其势阱变浅,电荷完全转移到φ2下方。接着φ3变为高电平,φ2仍为高电平,电荷继续向φ3转移。如此循环,电荷包就像“接力棒”一样逐级传递。
电荷转移的驱动力来自势阱之间的电势差。转移速度和效率取决于时钟频率、栅极长度、势阱深度差以及沟道类型。如果时钟频率过高,电荷来不及完全转移,会产生转移损失;如果时钟频率过低,暗电流积累会增加噪声。因此,CCD驱动时钟需要根据像素尺寸、电荷量和读出速度进行优化。
四、三相、两相与四相时钟驱动原理
CCD的时钟驱动方式决定了电荷转移的方向和效率。常见的有三相、两相和四相驱动。
- 三相驱动:使用φ1、φ2、φ3三个时钟,每个时钟依次为高电平,形成势阱的建立、耦合和转移。三相驱动方向明确,电荷转移彻底,但需要三个独立时钟,驱动电路较复杂。
- 两相驱动:使用φ1、φ2两个时钟,每个栅极下方通过掺杂或氧化层厚度差异形成不对称势阱,使电荷只能单向转移。两相驱动电路简单,但势阱不对称性对工艺要求高,转移效率略低于三相。
- 四相驱动:使用四个时钟,势阱变化更精细,适合高速、高转移效率应用。四相驱动可以降低时钟频率,减少电荷转移损失,但驱动电路最复杂,功耗也最高。
在实际CCD设计中,时钟驱动方式的选择需要权衡转移效率、功耗、速度和工艺复杂度。例如,面阵CCD通常采用三相或四相驱动以实现垂直和水平转移;线阵CCD则可能采用两相驱动以简化电路。
实战提示:调试CCD驱动时,先确认时钟相位关系是否正确,再检查时钟交叠时间是否足够。交叠时间不足会导致电荷转移不彻底,表现为图像拖影或亮度不均。
五、案例与误区复盘
假设某线阵CCD在高速读出时出现图像模糊和暗电流噪声增大。排查发现,三相时钟的交叠时间设置过短,导致电荷包在转移过程中未完全耦合,部分电荷残留在原势阱中,形成拖影。同时,时钟频率过高使暗电流积累时间缩短,但转移损失反而增加。调整方案是降低时钟频率、增加交叠时间,并优化埋沟道掺杂浓度,最终图像清晰度和信噪比明显改善。
常见误区包括:把CCD像素等同于CMOS像素,忽略电荷转移过程;认为时钟频率越高越好,忽视转移效率与暗电流的平衡;混淆表面沟道与埋沟道的噪声特性。理解这些误区,有助于在CCD选型、驱动设计和图像质量调优中做出正确判断。
CCD驱动参数示例(三相时钟):
时钟频率:1 MHz
交叠时间:50 ns
φ1高电平:5 V
φ2高电平:5 V
φ3高电平:5 V
势阱深度:约1.2 V
转移效率:99.99%以上
总结来说,CCD像素结构以MOS电容为基础,通过势阱存储电荷,通过时钟驱动实现电荷转移。表面沟道与埋沟道决定了噪声和转移效率,三相、两相、四相时钟则决定了驱动复杂度和速度。掌握这些原理,是理解CCD图像质量与调试方法的关键。