VIP20
本课程属于：070-PCIe链路调试与优化 高速接口与互连 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

PCIe Gen3时钟恢复失锁与速率协商故障定位

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
PCIe链路训练概述
链路训练状态机（LTSSM）基本概念…
PCIe链路训练概述
02
Gen3速率协商机制
Gen3（8.0 GT/s）与Gen…
Gen3速率协商机制
03
时钟恢复基础
CDR（时钟数据恢复）原理及其在PC…
时钟恢复基础CDR
04
Gen3时钟恢复挑战
8b/10b编码与128b/130b…
Gen3时钟恢复挑战
05
链路训练失败现象
常见失败模式（Polling失败 · Recovery失败 · Speed Change失败）
链路训练失败现象Polling
06
时钟恢复与EQ（均衡）的关联
Gen3中CDR与TxEQ/RxEQ…
EQ时钟恢复
07
时钟抖动对链路训练的影响
随机抖动（RJ） · 确定性抖动（DJ）与总抖动（TJ）
时钟抖动对链路训…RJ
08
SSC（扩频时钟）对Gen3链路的影响
SSC调制与CDR跟踪能力
SSCGen3
09
参考时钟架构
Common Clock与Separ…
参考时钟架构Common
10
SRIS（独立参考时钟）模式
SRIS模式下Gen3链路训练的额外…
SRIS独立参考时钟
11
CDR锁定失败分析
CDR锁定时间 · 锁定窗口与训练超时
CDR锁定失败分析
12
Gen3 EQ Phase 1
TxEQ系数协商与CDR初始锁定
Gen3EQ
13
Gen3 EQ Phase 2
RxEQ系数优化与CDR跟踪稳定性
Gen3EQ
14
Gen3 EQ Phase 3
最终系数确认与链路稳定性验证
Gen3EQ
15
Preset与Coefficient
Gen3 Preset选择对时钟恢复…
PresetCoefficient
16
链路训练超时机制
LTSSM超时参数与时钟恢复失败的关…
链路训练超时机制LTSSM
17
信号完整性（SI）与时钟恢复
ISI（码间干扰）对CDR的影响
SI信号完整性
18
PCB设计对时钟恢复的影响
走线长度 · 阻抗不连续 · 过孔残桩
PCB设计对时钟恢复的…
19
电源噪声与时钟恢复
电源纹波对PLL和CDR的干扰
电源噪声时钟恢复
20
温度变化对链路训练的影响
温度漂移导致时钟恢复失锁
温度变化对链路训…温度漂移导致时钟…
21
Gen3链路降级机制
从Gen3降级到Gen2/Gen1时…
Gen3链路降级机制
22
调试工具与方法
使用逻辑分析仪 · 示波器 · 协议分析仪捕获训练序列
调试工具使用逻辑分析仪
23
PCIe Gen3眼图分析
眼图张开度与CDR误码率的关系
PCIeGen3
24
CDR环路带宽设计
环路带宽与抖动容忍度的权衡
CDR环路带宽设计
25
Gen3链路训练失败案例1
时钟抖动过大导致EQ Phase 2…
Gen3链路训练失败案例…
26
Gen3链路训练失败案例2
SSC调制深度异常导致CDR失锁
Gen3链路训练失败案例…
27
Gen3链路训练失败案例3
参考时钟频率偏差导致速率协商失败
Gen3链路训练失败案例…
28
Gen3链路训练失败案例4
PCB走线串扰导致CDR误锁定
Gen3链路训练失败案例…
29
Gen3链路训练失败案例5
电源噪声导致PLL失锁与链路反复训练
Gen3链路训练失败案例…
30
总结与最佳实践
Gen3链路训练调试流程与时钟恢复优…
最佳实践Gen3