4. EP侧Preset配置：Endpoint的Preset寄存器结构、软件触发校准与LTSSM交互
Endpoint（EP）侧的Preset配置是PCIe链路建立过程中决定信号质量与功耗平衡的关键环节。EP通过内部寄存器保存多种Preset系数，并在链路训练状态机（LTSSM）的协调下，响应RC的请求或主动触发校准。本章深入剖析EP侧Preset寄存器的硬件结构、软件触发校准的流程以及LTSSM与Preset配置的交互机制。
4.1 EP侧Preset寄存器结构
每个PCIe Endpoint的物理层（PHY）内部包含一组专用的Preset寄存器，用于存储不同Preset编号对应的发送器（Tx）均衡系数。这些寄存器通常映射到PCIe配置空间的扩展能力（Extended Capability）结构中，或通过厂商特定的PHY寄存器访问。
| 寄存器域 | 位宽 | 描述 |
|---|---|---|
| Preset Number | 4 bits | 标识当前使用的Preset索引（0-15），对应Gen3/Gen4/Gen5规范定义的预设系数组合 |
| Cursor Coefficient | 6 bits | 主光标（Cursor）的幅度系数，决定主抽头的电压摆幅 |
| Post-Cursor Coefficient | 6 bits | 后光标（Post-Cursor）的幅度系数，用于去加重（De-emphasis）控制 |
| Pre-Cursor Coefficient | 6 bits | 前光标（Pre-Cursor）的幅度系数，用于预加重（Pre-emphasis）控制 |
| Preset Valid | 1 bit | 指示当前Preset寄存器中的系数组合是否有效，软件写入后硬件自动置位 |
| Calibration Done | 1 bit | 硬件校准完成后置位，软件可通过轮询该位判断校准是否结束 |
设计要点：EP侧的Preset寄存器通常支持双缓冲（Double Buffering）机制，允许软件在链路处于L0状态时预加载下一组Preset系数，而不会干扰当前正在使用的均衡配置。切换操作由LTSSM在进入Recovery状态时原子化完成。
4.2 软件触发校准流程
软件触发校准是EP侧Preset配置的核心操作之一，通常由设备驱动程序或固件在链路初始化或链路退化恢复时发起。校准流程遵循以下步骤：
- 写入Preset索引：软件将目标Preset编号写入EP的配置寄存器（例如PCIe Extended Capability中的Preset Number字段）。
- 触发校准命令：软件设置校准触发位（Calibration Trigger），硬件检测到该位后启动内部校准序列。
- 硬件自动校准：EP PHY根据Preset索引从查找表（LUT）中读取对应的Cursor/Post-Cursor/Pre-Cursor系数，并调整Tx驱动器的电流源和阻抗匹配网络。
- 等待校准完成：软件轮询Calibration Done位，或等待硬件中断通知。校准完成后，硬件自动清除Calibration Trigger位。
- 验证链路状态：软件读取链路状态寄存器（Link Status），确认链路未因校准操作而意外进入Recovery或Hot Reset状态。
校准时序约束：PCIe规范要求EP完成一次Preset校准的时间不超过1μs（微秒），以确保链路训练不会因校准延迟而超时。对于Gen5速率（32 GT/s），校准精度要求更高，通常需要片内校准引擎（Calibration Engine）在数百纳秒内完成系数切换。
// 伪代码示例：EP侧软件触发Preset校准
void ep_trigger_preset_calibration(uint8_t preset_num) {
// 1. 写入Preset编号
pcie_write_config(EP_PRESET_NUM_REG, preset_num);
// 2. 触发校准
pcie_write_config(EP_CALIB_CTRL_REG, CALIB_TRIGGER_BIT);
// 3. 轮询校准完成，超时保护
uint32_t timeout = 1000;
while (timeout--) {
uint32_t status = pcie_read_config(EP_CALIB_STATUS_REG);
if (status & CALIB_DONE_BIT) {
break;
}
delay_us(1); // 微秒级延迟
}
// 4. 检查链路状态
uint32_t link_status = pcie_read_config(PCI_EXP_LNKSTA);
if ((link_status & PCI_EXP_LNKSTA_DLLLA) == 0) {
// 链路异常，触发恢复流程
ep_link_recovery();
}
}
4.3 链路训练状态机（LTSSM）交互
Preset校准与LTSSM的交互是PCIe链路稳定性的核心保障。EP侧的Preset配置并非独立操作，而是深度嵌入LTSSM的状态转换过程中。下图展示了EP在LTSSM不同状态下与Preset校准的交互关系：
4.4 LTSSM状态与Preset校准的详细交互规则
EP在不同LTSSM状态下对Preset校准的响应行为有严格规范，下表总结了各状态下的校准规则：
| LTSSM状态 | Preset校准允许性 | 触发方式 | 功耗影响 | 典型场景 |
|---|---|---|---|---|
| Detect | 不允许 | — | 最低功耗（Rx检测模式） | 链路未建立，无均衡需求 |
| Polling | 不允许 | — | 中等功耗（发送TS1/TS2序列） | 链路训练初期，使用默认Preset |
| Configuration | 允许（仅硬件自动） | LTSSM内部状态机触发 | 中等功耗（均衡系数协商） | 链路宽度/速率协商时调整Preset |
| L0 | 允许（软件触发） | 驱动程序写寄存器 | 全功耗（Tx/Rx全速运行） | 动态均衡优化、功耗-性能平衡 |
| Recovery | 允许（硬件自动） | 链路退化检测触发 | 中等功耗（重训练） | 信号质量恶化时快速恢复 |
| Hot Reset | 不允许 | — | 最低功耗（复位状态） | 系统复位，Preset恢复默认值 |
关键约束：在L0状态下，软件触发Preset校准期间，EP必须保持数据链路的完整性。如果校准导致Tx输出电平瞬时跳变超过规范允许的抖动容限（Jitter Tolerance），RC可能误判为链路错误并强制进入Recovery状态。因此，EP硬件设计必须实现“无毛刺切换”（Glitch-Free Switching），确保系数更新在数据包间隙（Idle Symbol）完成。
4.5 功耗平衡策略：Preset选择与功耗的权衡
Preset编号的选择直接影响EP的功耗。高Preset编号（如Preset 8-15）通常对应更强的去加重或预加重，需要更大的Tx驱动电流，从而增加功耗。EP在配置Preset时需要权衡信号质量与功耗：
- 低Preset（0-3）：去加重幅度小，Tx驱动电流较低，适合短距离、低损耗链路。功耗可降低10%-20%。
- 中Preset（4-7）：均衡系数适中，适用于大多数主板内链路。功耗处于中等水平。
- 高Preset（8-15）：强去加重或预加重，适合长距离、高损耗链路（如背板、线缆）。功耗增加15%-30%。
动态Preset切换示例：在移动设备中，EP（如SSD控制器）可在链路空闲时切换到低Preset以降低功耗，在突发读写前通过软件触发校准切换到高Preset以保证信号质量。切换延迟需控制在1μs以内，避免影响I/O性能。
EP侧Preset配置的寄存器结构、软件触发校准流程以及与LTSSM的交互机制，共同构成了PCIe链路均衡与功耗平衡的底层基础。理解这些细节，对于设计高性能、低功耗的PCIe Endpoint设备至关重要。