1. PCIe拓扑基础：RC与EP的角色定义、典型树形拓扑结构、点对点链路概念
1.1 角色定义：Root Complex (RC) 与 Endpoint (EP)
在PCIe体系结构中，所有设备被严格划分为两种基本角色：Root Complex (RC) 和 Endpoint (EP)。理解这两种角色的职责边界是进行Preset校准与功耗优化的前提。
| 角色 | 全称 | 典型位置 | 核心职责 | 功耗特征 |
|---|---|---|---|---|
| RC | Root Complex | CPU侧（芯片组或SoC内部） | 发起配置事务、管理链路训练、生成系统内存映射、处理中断与错误 | 常驻高功耗状态，需管理下游EP的电源状态 |
| EP | Endpoint | 功能设备侧（GPU、NVMe SSD、网卡） | 响应配置请求、发起内存读写（DMA）、上报中断 | 可进入D3Hot/D3Cold深度睡眠，由RC唤醒 |
关键区分：RC是PCIe域中的“根”，负责生成所有配置周期（Type 0/Type 1）；EP只能被动接收配置请求，不能主动配置其他设备。这一单向依赖关系决定了Preset校准必须由RC主导发起。
1.2 典型树形拓扑结构
PCIe拓扑采用树形结构，以RC为根，通过Switch（交换机）向下扩展，连接多个EP。Switch内部由上行端口（Upstream Port, USP）和下行端口（Downstream Port, DSP）组成，负责数据包的转发与路由。
拓扑规则：PCIe不允许出现环路（Loop）。任意两个设备之间只有一条唯一路径，这保证了事务层ID路由（BDF）的确定性。
1.3 点对点链路概念
PCIe物理层采用点对点（Point-to-Point）串行连接。与PCI时代的共享总线不同，PCIe中每一条链路只连接两个组件：一个发送端（Transmitter, Tx）和一个接收端（Receiver, Rx）。
- 链路宽度：由多个Lane（通道）组成，常见x1、x4、x8、x16。每个Lane包含两组差分信号对（Tx+/Tx- 和 Rx+/Rx-）。
- 链路速率：Gen1 (2.5 GT/s) → Gen2 (5 GT/s) → Gen3 (8 GT/s) → Gen4 (16 GT/s) → Gen5 (32 GT/s) → Gen6 (64 GT/s)。
- Preset校准：在链路训练过程中，RC与EP通过交换Preset系数，协商Tx均衡（Equalization）参数，以补偿高频信号在PCB走线上的衰减。
功耗平衡要点：点对点链路的Preset系数直接影响Tx驱动器的功耗。过高的Preset系数（过度均衡）会导致不必要的功耗浪费；过低的Preset系数则可能造成误码率（BER）上升，触发链路重训练，反而增加功耗。因此，Preset校准是功耗与信号完整性之间的关键平衡点。
1.4 拓扑中的Preset校准与功耗平衡关系
在树形拓扑中，Preset校准发生在每一条点对点链路上。RC与EP之间的链路、Switch与EP之间的链路，都需要独立完成均衡参数协商。功耗平衡的核心在于：
- 链路速率越高，Preset校准越关键：Gen5/Gen6链路的Nyquist频率更高，PCB损耗更大，需要更精细的Preset系数调整。
- Preset系数与Tx功耗正相关：更高的去加重（De-emphasis）或预加重（Pre-shoot）系数意味着Tx输出摆幅更大，功耗更高。
- 功耗优化策略：在满足BER < 1e-12的前提下，选择最低的Preset系数组合，以最小化Tx功耗。