4. 链路宽度与速率：Gen1/Gen2/Gen3/Gen4/Gen5/Gen6 速率演进，x1/x2/x4/x8/x16 链路宽度
PCIe 链路的带宽由两个核心参数共同决定：链路宽度（Lane Width） 和 传输速率（Data Rate）。链路宽度决定了并行传输的数据通道数量（x1、x2、x4、x8、x16、x32），而传输速率则决定了每个通道上每秒钟能传输的比特数。从 Gen1 到 Gen6，每一代标准的速率几乎翻倍，同时编码效率也在不断优化。
核心公式： 总带宽（GB/s）= 链路宽度 × 单通道速率（GT/s）× 编码效率（有效数据比特 / 总比特）÷ 8（bits/Byte）
4.1 链路宽度（Lane Width）的物理意义
PCIe 链路是由多个差分信号对（Lane）组成的。一个 Lane 包含两组差分线：一组用于发送（TX），一组用于接收（RX）。链路宽度即指该链路所使用的 Lane 数量。
- x1： 最低配置，常用于网卡、NVMe 固态硬盘（部分入门级）、Wi-Fi 模块。
- x4： 主流 NVMe 固态硬盘、RAID 控制器、部分万兆网卡。
- x8： 高端显卡（中低端）、双端口万兆网卡、部分 GPU 计算卡。
- x16： 旗舰显卡、高性能 GPU 计算卡、某些 NVMe 扩展卡。
- x32： 仅用于特殊的高端服务器或交换机，物理插槽极为罕见。
设计避坑： 物理插槽的尺寸（如 x16 插槽）并不代表链路一定工作在 x16 模式。如果插入的 EP 只支持 x4，或者主板布线只连接了 x4 的差分线，链路会自动协商为 x4 模式。务必检查 BIOS 或链路状态寄存器（Link Status Register）确认实际协商宽度。
4.2 速率演进：从 Gen1 到 Gen6
每一代 PCIe 标准都将单通道的传输速率（Transfer Rate）提升一倍，同时不断改进编码方案以减少开销。下表列出了各代标准的核心参数：
| PCIe 代际 | 单通道速率 (GT/s) | 编码方案 | 编码效率 | 单通道带宽 (GB/s) | x16 总带宽 (GB/s) | 发布年份 |
|---|---|---|---|---|---|---|
| Gen1 | 2.5 | 8b/10b | 80% | 0.25 | 4.0 | 2003 |
| Gen2 | 5.0 | 8b/10b | 80% | 0.50 | 8.0 | 2007 |
| Gen3 | 8.0 | 128b/130b | 98.46% | 0.985 | 15.75 | 2010 |
| Gen4 | 16.0 | 128b/130b | 98.46% | 1.969 | 31.51 | 2017 |
| Gen5 | 32.0 | 128b/130b | 98.46% | 3.938 | 63.02 | 2019 |
| Gen6 | 64.0 | 1b/1b (PAM-4) | 96.88% | 7.750 | 124.00 | 2022 |
注意： Gen6 采用了 PAM-4 信令和 1b/1b 编码（实际包含前向纠错 FEC 开销），其编码效率约为 96.88%，而非 100%。表格中的单通道带宽已包含 FEC 开销后的有效数据带宽。Gen3 及以后的 128b/130b 编码大幅降低了开销，是带宽提升的关键技术之一。
4.3 带宽计算实例
以 Gen4 x4 链路为例，计算其理论最大单向带宽：
总带宽 = 链路宽度 × 单通道速率 × 编码效率 ÷ 8
= 4 × 16.0 GT/s × 0.9846 ÷ 8
= 4 × 1.969 GB/s
= 7.876 GB/s同理，Gen5 x16 链路的理论单向带宽为：
总带宽 = 16 × 32.0 GT/s × 0.9846 ÷ 8
= 16 × 3.938 GB/s
= 63.02 GB/s
关键理解： 带宽与链路宽度成正比，与代际速率成正比。在拓扑规划中，如果某个 EP 需要 30 GB/s 的带宽，使用 Gen4 x16（31.51 GB/s）或 Gen5 x8（31.51 GB/s）均可满足。选择哪种方案取决于 Root Port 支持的代际、布线复杂度以及 EP 的物理接口。
4.4 链路协商与降速机制
在实际系统中，链路宽度和速率并非固定不变。每次复位或热插拔时，Root Port 和 EP 会通过 链路训练（Link Training） 过程协商出双方都支持的最高宽度和速率。
- 宽度协商： 从 x16 开始向下尝试（x16 → x8 → x4 → x2 → x1），直到找到双方都支持的宽度。
- 速率协商： 从最高代际开始向下尝试（Gen6 → Gen5 → Gen4 → Gen3 → Gen2 → Gen1），直到找到双方都支持的速率。
- 降速原因： 信号完整性差、PCB 布线过长、连接器接触不良、EP 不支持更高代际、功耗限制等。
调试建议： 使用
lspci -vvv（Linux）或设备管理器（Windows）查看当前链路状态。重点关注 LnkSta 字段中的 Speed 和 Width。如果发现链路宽度低于预期，应检查物理连接和 BIOS 设置。
4.5 多 EP 场景下的带宽分配策略
当多个 EP 共享同一个 Root Port 或 Switch 的上行链路时，总带宽由所有 EP 竞争。以下是一些关键策略：
| 场景 | 典型配置 | 带宽分配方式 | 优化建议 |
|---|---|---|---|
| GPU 集群 | 2x Gen4 x16 GPU | 通过 Switch 上行链路共享（如 x16 上行） | 使用 Gen5 x16 上行或双上行链路 |
| NVMe 存储阵列 | 4x Gen4 x4 NVMe SSD | 通过 Switch 上行链路共享（如 x8 上行） | 确保上行带宽 ≥ 所有 EP 带宽之和 |
| 混合负载 | 1x GPU + 1x NVMe + 1x 网卡 | 根据 Root Port 的 Lane 分配静态拆分 | 优先将高带宽 EP 连接到直连 CPU 的 Root Port |
常见误区： 不要认为 EP 支持 Gen5 x16 就一定能跑满该带宽。实际可用带宽受限于：Root Port 的代际和宽度、Switch 的背板带宽、PCIe 链路中的最大瓶颈（如线缆、连接器）、以及 EP 自身 DMA 引擎的效率。
4.6 实际设计中的带宽优化要点
- 匹配 EP 与 Root Port 的代际： 如果 Root Port 仅支持 Gen4，即使 EP 支持 Gen5，链路也会降速到 Gen4。确保 CPU 或芯片组的 PCIe 控制器代际与 EP 匹配。
- 避免 Lane 拆分导致的性能下降： 某些主板会将 x16 插槽拆分为 x8/x8 或 x8/x4/x4。如果插入单个 x16 卡，务必确认 BIOS 中未启用拆分模式。
- 使用高质量 PCB 和连接器： 高速信号对阻抗匹配和串扰敏感。Gen5/Gen6 对 PCB 走线长度、过孔数量、连接器质量要求极高，否则可能导致链路降速或训练失败。
- 监控链路状态： 在系统运行中，使用 PCIe 分析仪或软件工具（如
pciec、lspci）实时监控链路宽度和速率，及时发现降速问题。