2. L0状态详解：全速工作模式下的数据链路层与物理层行为

L0 是 PCIe 链路正常工作的全速状态，也是整个链路状态机中唯一能够传输 TLP（事务层包）和 DLLP（数据链路层包）的活动状态。在 L0 下，物理层处于电气空闲状态的反面——所有差分对持续翻转，发送端和接收端的 PLL 锁定在参考时钟上，数据以全链路宽度和速率连续传输。理解 L0 的内部行为，是分析 L0→L1 退出延迟的基础。

2.1 L0 状态下的数据链路层行为

数据链路层在 L0 中承担两个核心职责：TLP 序列化与 Ack/Nak 重传、DLLP 的生成与解析。其工作流程可概括为以下步骤：

1. TLP 接收与序列号分配：从事务层接收 TLP，为其分配 12-bit 序列号（Sequence Number），并计算 32-bit LCRC（链路循环冗余校验）。
2. TLP 缓存与发送：将带序列号和 LCRC 的 TLP 送入重放缓冲区（Replay Buffer），同时发送至物理层。
3. DLLP 交换：接收端在收到 TLP 后，返回 Ack DLLP（确认）或 Nak DLLP（否定确认）。发送端根据 Ack/Nak 决定从重放缓冲区中释放 TLP 或重传。
4. 流量控制（FC）更新：通过 DLLP 定期交换 Credit 信息，防止接收端缓冲区溢出。

2.2 L0 状态下的物理层行为

物理层在 L0 中负责比特级的传输与恢复，包括以下子模块的协同工作：

2.3 L0 状态下的数据流与协议栈交互

下图展示了 L0 状态下，一个 TLP 从事务层到物理层的完整传递路径，以及数据链路层插入的序列号和 LCRC：

2.4 L0 状态下的电气特性与时序参数

L0 状态的电气特性直接决定了链路从 L0 进入 L1 时的退出延迟。以下表格列出了 Gen3 和 Gen4 在 L0 下的关键时序参数：

2.5 L0 状态下的常见设计陷阱

• 重放缓冲区溢出：当接收端返回 Nak 的频率过高时，重放缓冲区可能被占满，导致数据链路层暂停发送 TLP。设计时应确保 Ack/Nak 延迟在 4–8 个 TLP 时间内。
• SKP 有序集丢失：在 L0 下，如果弹性缓冲区因时钟抖动过大而无法正确插入/删除 SKP，会导致比特错误。Gen3+ 要求参考时钟抖动 ≤ 0.5 ps RMS。
• 电气空闲误检测：发送端在 L0 下必须保持差分信号持续翻转。如果发送端因电源噪声导致信号幅度短暂低于阈值，接收端可能误判为电气空闲，触发不必要的 L0s 进入。
• LCRC 错误处理：数据链路层在检测到 LCRC 错误后，会要求物理层重传整个 TLP。在 L0 下，重传延迟通常为 20–40 ns（取决于链路宽度和速率）。

2.6 L0 状态机内部子状态

虽然 L0 被视为单一状态，但物理层内部实际上包含多个微状态，用于管理发送和接收的同步：

L0.Active 是主要子状态，TLP 和 DLLP 在此状态下连续传输。当发送端暂时无数据时，进入 L0.TxIdle，此时物理层仍保持差分信号翻转（发送逻辑空闲序列），PLL 保持锁定。L0.RxIdle 表示接收端因缓冲区满而暂停接收，但物理层链路仍处于活动状态。